(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-156472 (P2000-156472A)

(43)公開日 平成12年6月6日(2000.6.6)

(51) Int.Cl.7		酸別記号		FΙ					テーマコー	(参考)
HO1L	27/10	4 5 1		H0	1 L	27/10		451		
G11C	11/22				1 C	·				
	14/00					11/34		352A		
H01L	27/108			H 0		27/10		651		
	21/8242					29/78		371		
		審査	京旅	未請求		項の数18	OL	_	最終	頁に続く
(21)出願番号		特願平11-105948	•	(71)	人頭出	000003078				
						株式会	社東芝			
(22)出顧日		平成11年4月13日(1999.4.13)				神奈川	県川崎	市幸区堀川町	72番地	
				(72)発明者 川久保						
(31)優先権主張番号		特顯平10-101490	}			神奈川	県川崎	市幸区小向東	芝町 1	株式会
(32) 優先日		平成10年4月13日(1998.4.13)				社東芝	研究開	発センター内		
(33) 優先権主張国		日本 (JP)		$(72)\frac{3}{5}$	発明者	阿部	和	秀		
(31)優先権主張番号		特願平10-259972	1			神奈川」	県川崎	市幸区小向東	芝町1	株式会
(32) 優先日		平成10年9月14日(1998.9.14)				社東芝	研究開	発センター内		
(33)優先権主張国		日本 (JP)		(72) §	発明者	高島	大三	RESTAURANT OF THE PARTY OF THE		
						神奈川	県川崎1	市幸区小向東	芝町1	株式会
			ĺ			社東芝	研究阴	発センター内		


(74)代理人 100064285

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 簡単なプロセスにより、小さなメモリセル構成とスケーリングが可能で、強誘電体分極の安定な保持が可能な強誘電体薄膜を製造する。

【解決手段】 第1の電極,これに対向する第2の電極,これらの電極間に挟まれた強誘電体薄膜を備える記憶用キャパシタCMと、第1の電極に接続された第3の電極,第3の電極に対向する第4の電極,これらの第3および第4の電極に挟まれた誘電体薄膜を備える参照用キャパシタCREFと、第1の電極と第3の電極に共に接続されたゲート電極を有する読み出し用トランジスタQREADと、第1の電極、第3の電極、ゲート電極の3つの接続点であるストレージノードNsの電位VGを調整する制御用トランジスタと、を少なくとも具備するメモリセルが、複数個マトリックス状に配置されている。



弁理士 佐藤 一雄

(外3名)

【特許請求の範囲】

【請求項1】第1の電極と、この第1の電極に対向して配置された第2の電極と、前記第1および第2の電極に挟まれる強誘電体薄膜と、を少なくとも備える記憶用キャパシタと、

前記第1の電極に接続された第3の電極と、この第3の 電極に対向して配置された第4の電極と、前記第3およ び第4の電極に挟まれる誘電体薄膜と、を少なくとも備 える参照用キャパシタと、

前記第1および第3の電極に接続されたゲート電極を有する読み出し用トランジスタと、

前記記憶用キャパシタの前記第1の電極,前記参照用キャパシタの前記第3の電極,前記読み出し用トランジスタの前記ゲート電極の3つの接続点であるストレージノードの電位を調整するために設けられた制御用トランジスタと、

を少なくとも備えるメモリセルを、複数個マトリックス 状に配置したことを特徴とする半導体記憶装置。

【請求項2】前記制御用トランジスタは、前記記憶用キャパシタの前記第1の電極と前記第2の電極との間に接続されていることを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】前記制御用トランジスタは、前記参照用キャパシタの前記第3の電極と前記第4の電極との間に接続されていることを特徴とする請求項2に記載の半導体記憶装置。

【請求項4】前記制御用トランジスタは、前記参照用キャパシタの前記第3の電極と前記第4の電極との間に接続されていることを特徴とする請求項1に記載の半導体記憶装置。

【請求項5】前記参照用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量が、前記記憶用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量の、1/4以上4倍以内であることを特徴とする請求項1に記載の半導体記憶装置。

【請求項6】第1の電極,この第1の電極に対向して配置された第2の電極,これら第1および第2の電極に挟まれた強誘電体膜膜を少なくとも具備する記憶用キャパシタと、これら第1および第2の電極間に接続された制 40 御用トランジスタとからなる記憶セルが複数個直列接続された記憶セル列と、

この記憶セル列の端部に位置する前記記憶用キャパシタの第1の電極に電気的に結合された第3の電極,この第3の電極に対向して配置された第4の電極,これら第3および第4の電極に挟まれた誘電体薄膜を少なくとも具備する参照用キャパシタと、

前記第1および第3の電極に電気的に結合されたゲート 電極を有する読み出し用トランジスタと、

を少なくとも備えるメモリセルブロックを、複数個マト

2

リックス状に配置したことを特徴とする半導体記憶装置。

【請求項7】前記記憶セル列の前記第1の電極と前記第2の電極との間に接続された制御用トランジスタを第1の制御用トランジスタとし、

前記参照用キャパシタの前記第3の電極と前記第4の電極との間に第2の制御用トランジスタが設けられていることを特徴とする請求項6に記載の半導体記憶装置。

【請求項8】前記参照用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量が、前記記憶用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量の、1/4以上4倍以内であることを特徴とする請求項6に記載の半導体記憶装置。

【請求項9】前記参照用キャパシタの誘電体薄膜が常誘電体薄膜であることを特徴とする請求項6に記載の半導体記憶装置。

【請求項10】前記参照用キャパシタの誘電体薄膜が強誘電体薄膜であることを特徴とする請求項6に記載の半導体記憶装置。

【請求項11】直列接続された複数の選択用MOSトランジスタと、これら選択用MOSトランジスタの共通主電極毎に接続された蓄積電極と対向したプレート電極に挟まれた誘電体膜からなる記憶用キャパシタと、よりなるNAND型記憶セル列と、

前記記憶セル列の端部に位置する選択用トランジスタの主電極に電気的に結合された参照用キャパシタと、

前記選択用MOSトランジスタの主電極と前記参照用キャパシタの電極の接続部に電気的に結合されたゲート電 30 極を有する読み出し用トランジスタと、

を少なくとも備えるメモリセルブロックを、複数個マトリックス状に配置したことを特徴とする半導体記憶装置。

【請求項12】前記選択用MOSトランジスタの主電極, 前記参照用キャパシタの一方の電極, 前記読み出し用トランジスタのゲート電極の3つの接続点であるストレージノードの電位をく背資するための制御用トランジスタをさらに備えることを特徴とする請求項11に記載の半導体記憶装置。

【請求項13】前記参照用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量が、前記記憶用キャパシタの読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量の1/4以上4倍以内であることを特徴とする請求項11に記載の半導体記憶装置。

【請求項14】前記記憶用キャパシタの誘電体膜が強誘 電体膜であることを特徴とする請求項11に記載の半導 体記憶装置。

【請求項15】記憶用キャパシタの誘電体膜が常誘電体膜であり、動作電圧範囲内における記憶用キャパシタの

最大容量値が最小容量値の2倍以上である非線形キャパシタであることを特徴とする請求項11に記載の半導体 記憶装置

【請求項16】前記参照用キャパシタの誘電体膜が強誘電体膜であることを特徴とする請求項11に記載の半導体記憶装置。

【請求項17】前記参照用キャパシタの誘電体膜が常誘電体膜であることを特徴とする請求項11に記載の半導体記憶装置。

【請求項18】前記参照用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量が、前記記憶用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分を含む電荷量の、1/4以上4倍以内であることを特徴とする請求項11に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

- A

【発明の属する技術分野】本発明は、ギガビット以上の超大容量の記憶が可能な半導体記憶装置に係り、特に強誘電体薄膜からなる薄膜キャパシタを具備した不揮発性半導体記憶装置に関するものである。

[0002]

【従来の技術】半導体記憶装置の集積密度が高くなり、 ギガビット以上の超大容量の記憶容量が必要になってくると、メモリセルはますます小さくなるため、従来の酸 化膜を用いた蓄積キャパシタでは、容量が不足するよう になってきている。そこで、近年、強誘電体薄膜を蓄積 キャパシタ等に用いた記憶装置(以下において、「強誘 電体メモリ」という)の研究・開発が盛んに行なわれて おり、既に一部では実用化されている。強誘電体メモリ は不揮発性であり、電源を落とした後もメモリに記憶された内容が失われず、しかも膜厚を充分に薄く形成できた場合には自発分極の反転が速く、DRAM並みに高速 の書き込みや読み出しが可能であるなどの特徴を有する。

【0003】現在、強誘電体薄膜の利用形態から大別して、以下に分類する第1および第2の2種類の強誘電体メモリが考えられている。

【0004】第1の強誘電体メモリは、強誘電体薄膜を強誘電体キャパシタとして用いたものであり、金属/強誘電体/金属接合からなる強誘電体キャパシタの、分極反転時の電荷を読み出す方式である。その長所としては、強誘電体キャパシタを別作りにするので作成プロセスが比較的容易であること、スタンバイ時には強誘電体キャパシタの両電極間を等電位にしているので分極保持が容易であること、最小加工寸法をFとすると、DRAMと同様の一セルートランジスタ(1T/1C)型セルで8F2 , NAND型のセルや、1T/1C並列接続のセル(Chain FRAM)では4F2 という小さなメモリセル面積が可能であること、等が挙げられる。ここで、

4

半導体記憶装置を構成しているパターンの最小ライン幅 L、最小スペース幅Sとすると、最小加工寸法 (2F) は両者の和 (2F=L+S) に相当している。

【0005】第2の強誘電体メモリは、強誘電体薄膜を 強誘電体ゲートトランジスタとして用いたものである。 これは、MOS-FETのゲート酸化膜の代わりに、強 誘電体薄膜をゲート絶縁膜として使用する構造であり、 「MFS (金属/強誘電体/半導体) -FET (Field Effect Transistor)」とも呼ばれている。この第2の 強誘電体メモリは、強誘電体薄膜の分極電荷を補償する だけのキャリアが半導体表面に誘起されるため、キャパ シタの分極方向によって反転層や蓄積層が形成され、ト ランジスタのスイッチング状態の保持が可能になる。

【0006】このデバイスの特に優れている点は、分極電荷を直接読み出すのではなく、ゲインセルとして増幅して読み出せるところにある。したがって、記憶保持に分極電荷量の絶対値が必要ではなく、分極密度さえ保持できれば最小寸法f[によるスケーリングが可能である。ここで、「最小寸法f]は、いわゆるフィーチュア・サイズ(Feature Size)fであり、一般に、L=S=fもしくは、L=f、S=1. 5f等により与えられる。【0007】

【発明が解決しようとする課題】上記の強誘電体薄膜を強誘電体キャパシタとして用いた第1の強誘電体メモリは、強誘電体キャパシタの残留分極量が、ある絶対量以上必要であり、最小寸法fによるスケーリングが困難な点が短所である。現状の強誘電体キャパシタを使用した読み出しは、キャパシタの反転電荷をビット線容量に導き、ビット線の電位差としてセンスを行なっている。微細化にともないキャパシタの面積や反転電荷量はF2で縮小するのに対し、ビット線容量はほとんど減少することが困難であるため、スケーリングの限界が存在するという問題点があった。

【0008】一方、上記のMFS-FETを用いた第2の強誘電体メモリにも以下のような第1ないし第3の短所がある。まず第1の短所は、Si上へ直接強誘電体薄膜を成膜するプロセスが困難な場合があることである。その理由は、酸化し易いSi(シリコン)の上に、PZT(チタン酸ジルコン酸鉛:PbZrxTi1-xO3)、SBT(タンタル酸ストロンチウムビスマス:SrBi2Ta2O9)、BSTO(チタン酸バリウム・ストロンチウム:BaxSr1-xTiO3)などの酸化物強誘電体薄膜を直接形成しているため、良好な結晶性を維持しつの成膜することは容易ではないからである。

【0009】また、強誘電体薄膜を成膜する際には、シリコン(Si)との界面には多少なりともSiO2層が生成されるが、SiO2層が数nm程度に薄くても、その誘電率が強誘電体薄膜に比較すれば遙かに小さいために、MSF-FETのゲート電極への印加電圧のかなりの部分がSiO2層に食われてしまい、動作電圧が

高くなるという問題も含んでいるからである。

₩,

【0010】さらに、理想的なSi/SiO2 界面とは異なり、Si/強誘電体界面に存在する界面準位、あるいはSi中に拡散した強誘電体中の重金属の不純物準位などは、MFS-FETのチャネルのトラップとなり、キャリアの移動度を低下させると共に、MFS-FETの閾値電圧を界面準位密度、不純物準位密度に応じて変動させることも第1の短所の理由として考えられる。これらの問題点は、高集積化LSIとして非常に大きな課題となる。

【0011】第2の短所として、強誘電体薄膜に加わる 反電界の問題があ。すなわち、強誘電体の分極により生 じた電荷とSi表面に誘起される電荷は理想的には等し いため、分極の方向により蓄積層および空乏層ないしは 反転層が生成されることになるが、このときのSiの表 面電位のシフト分が強誘電体薄膜に反電界として加わる ことになる。この反電界は分極を反転される方向に加わ るため、MFS-FETの分極の安定的な保持に困難が 生じる。

【0012】第3の短所として、メモリーセルサイズが 20 大きくなることが挙げられる。MFS-FETからなるメモリーセルをマトリックス状に配置し、半導体記憶装置を構成する場合、一つのメモリーセルには、通常情報を保持するためのMFS-FETに加え、書き込み制御用トランジスタおよび読み出し制御用トランジスタが必要である。即ち、MFS-FETの場合は、一つのメモリーセルは3つのトランジスタ (3T) で構成され、および18F2以上のセル面積になり、上記の第1の強誘電体薄膜を強誘電体キャパシタとして用いた強誘電体メモリセルよりもメモリーセルサイズが大きくなる。 30

【0013】上述してきたように、第1のメモリにおける強誘電体キャパシタ、あるいは第2のメモリにおけるMFS-FETのいずれを使用しても一長一短があり、小さなメモリセル構成、スケーリング可能、強誘電体分極の安定な保持、プロセスの容易さ、といった高集積半導体メモリに必要な項目をすべて満たすことはできない。

【0014】上記問題点に鑑みて、本発明は小さなメモリセル構成が可能であり、さらに強誘電体分極の安定な保持が可能な強誘電体薄膜を使用した半導体記憶装置を提供することを目的とする。

【0015】また、上記の目的に加えて、MFS-FE Tの長所であるスケーリングが可能であるという特徴を 併せ有すると共に、さらに高集積化が可能な強誘電体薄 膜を使用した半導体記憶装置を提供することを他の目的 としている。

【0016】本発明は、製造プロセスが容易である強誘 電体薄膜を使用した半導体記憶装置を提供することをさ らに他の目的としている。

[0017]

5

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の基本構成に係る半導体記憶装置は、 第1の電極と、この第1の電極に対向して配置された第 2の電極と、これらの第1および第2の電極に挟まれた 強誘電体薄膜とを少なくとも備える記憶用キャパシタ と;この記憶用キャパシタの第1の電極に接続された第 3の電極と、この第3の電極に対向して配置された第4 の電極と、これらの第3および第4の電極に挟まれた誘 電体薄膜とを少なくとも備える参照用キャパシタと;記 10 億用キャパシタの第1の電極および参照用キャパシタの 第3の電極に共に接続されたゲート電極を有する読み出 し用トランジスタと;第1の電極、第3の電極、ゲート 電極の3つの接続点であるストレージノードの電位を調 整する制御用トランジスタと、を少なくとも具備するメ モリセルを複数個マトリックス状に配置したことを特徴 としている。すなわち、第1の基本構成に係る半導体記 憶装置は、記憶用キャパシタ、参照用キャパシタおよび 読み出し用トランジスタ、制御用トランジスタを少なく とも具備したメモリセルを、複数個マトリックス状に配 置したでものである。

【0018】本発明では、以下の説明において、記憶用 キャパシタの第1の電極、参照用キャパシタの第3の電 極、および読み出し用トランジスタのゲート電極のすべ ての接続点となるノードを「ストレージノード」と呼 ぶ。本発明の第1の基本構成において、記憶用キャパシ タと参照用キャパシタとの直列回路の両端に、外部電圧 VAを加えたとき、このストレージノードの電位VGは、 記憶用キャパシタと参照用キャパシタの分極-電圧曲線 (P-V曲線)の交点で示される。強誘電体薄膜を有す る記憶用キャパシタは、強誘電ヒステリシス曲線を持つ ので、読み出し動作前に、予め、"1"あるいは"0" の記憶に相当する分極状態にしておくことができる。こ の、予め設定した分極状態に応じて、記憶用キャパシタ のP-V曲線が異なり、したがって、P-V曲線の交点 で示されるVGは異なる2値をとることができる。この 異なるVcにより読み出し用トランジスタをオン/オフ 制御すれば読み出し信号線に"1"あるいは"0"の記 憶状態に対応した信号を出力することができる。

【0019】本発明の第1の基本構成においては、記憶 用キャパシタの第1および第2の電極間に制御用トラン ジスタを接続することが好ましい。すなわち、記憶用キャパシタと並列に制御用トランジスタを設置することに より、ストレージノードのフローティング/ショート状態を、読み書き時とスタンバイ時で迅速に切り替えて動作速度を速くすることができる。また、読み出し時に は、まず記憶用キャパシタを制御用トランジスタで短絡 し、参照用キャパシタのみに電圧を加えてプリチャージ を行ない、次に制御用トランジスタを遮断状態にし、記憶用キャパシタの第1および第2の電極間に低電圧の逆 電位を加えて、分極状態を反転するプリチャージ併用読

46

み出し方式が可能になる。本発明では、以下の説明において、記憶用キャパシタと、この記憶用キャパシタに並列接続された制御用トランジスタからなるユニットを 「記憶セル」と呼ぶ。

【0020】また、本発明の第1の基本構成において、参照用キャパシタの第3および第4の電極間に制御用トランジスタを接続することが好ましい。参照用キャパシタと並列に制御用トランジスタを設置することにより、ストレージノードのフローティング/ショート状態を、表れり、で、表れ事をはなり、でで、また、事き込み時には参照用キャパシタの第3および第4の電極間を制御用トランに電圧を加えることにより、低電圧書き込みが可能になり、エを加えることにより、低電圧書き込みが可能になった。本発明では、以下の説明において、参照用キャパシタに並列接続された制御用トランジスタからなるユニットを「参照セル」と呼ぶことにする。

【0021】さらに、本発明の第1の基本構成におい て、記憶用キャパシタの第1および第2の電極間に接続 された第1の制御用トランジスタと、参照用キャパシタ の第3および第4の電極間に接続された第2の制御用ト ランジスタを具備することが好ましい。読み出し時に は、まず第1の制御用トランジスタを導通状態とし、記 憶用キャパシタを短絡し、第2の制御用トランジスタを 遮断状態とし、参照用キャパシタのみに電圧を加えてプ リチャージを行なう。一方、書き込み時には、第2の制 御用トランジスタを導通状態とし、参照用キャパシタの 第3および第4の電極間を第2の制御用トランジスタに より短絡させて (パスして)、第1の制御用トランジス タを遮断状態とし、記憶用キャパシタのみに電圧を加え ることにより、低電圧書き込みが可能になる。また、第 1および第2の制御用トランジスタを設置することによ り、ストレージノードのフローティング/ショート状態 を、読み書き時とスタンバイ時で迅速に切り替えて動作 速度を速くすることができる。

【0022】本発明の第1の基本構成によれば、プロセスの容易さ、小さなメモリセル構成でかつスケーリング可能な高集積密度半導体記憶装置を提供することが可能になる。特に、微細化に対しては、記憶用キャパシタ、参照用キャパシタ、制御用トランジスタ(第1/第2の制御用トランジスタ)および読み出し用トランジスタのゲートキャパシタの全てが比例縮小するので、MFSーFETと同様に完全なスケーリングが可能になる。

【0023】本発明の第2の基本構成は、第1の電極と、この第1の電極に対向して配置された第2の電極と、これらの第1および第2の電極に挟まれた強誘電体薄膜とを少なくとも具備した記憶用キャパシタと、第1および第2の電極間に接続された制御用トランジスタとからなる記憶セルが複数個直列接続された記憶セル列

8

(記憶セルチェーン) と;この記憶セル列(記憶セルチ エーン) の端部に位置する記憶用キャパシタの第1の電 極に電気的に接合した第3の電極と、この第3の電極に 対応して配置された第4の電極と、これら第3および第 4 の電極に挟まれた誘電体薄膜とを少なくとも具備した 参照用キャパシタと;第1および第3の電極に電気的に 接合したゲート電極を有する読み出し用トランジスタ と;を少なくとも具備したメモリセルブロックを複数個 マトリックス状に配置したことを特徴としている。ここ で、「電気的に結合した」とは直接的な接続以外に、短 絡状態になった記憶用キャパシタや記憶セル列(記憶セ ルチェーン)等が間に存在する状態の回路構成を許容す る意である。本発明の第2の基本構成における記憶セル 列(記憶セルチェーン)をランダムにアクセスするため には、ブロック選択トランジスタを各記憶セル列に接続 すればよい。

【0024】本発明の第2の基本構成において記憶セル 列がn個の記憶セルの直列接続からなるとすれば、この n個の記憶セル、ブロック選択トランジスタ、読み出し トランジスタ、および参照用キャパシタ等を含んだ1個 のプロックの面積を考慮すれば、メモリセルユニットは 最小4F2のサイズとなるので、メモリセル1個当りの 寸法を (4+20/n) F2ないし (4+14/n) F2 程度にすることが可能となり、高集積密度化が可能とな る。さらに、本発明の第2の特徴によれば、製造プロセ スが容易で、かつパターン寸法のスケーリングが可能な 高集積密度半導体記憶装置を提供することができる。特 に、微細化に対しては、記憶用キャパシタ、参照用キャ パシタ、制御用トランジスタおよび読み出し用トランジ スタのゲートキャパシタの全てが比例縮小するので、M FS-FETと同様の完全なスケーリングが可能にな る。記憶セル列内の特定の記憶用キャパシタを選択する ためには、他の記憶用キャパシタに並列接続されて制御 用トランジスタを導通状態とし、対象とした特定の記憶 用キャパシタに並列接続されている制御用トランジスタ のみを遮断状態とすればよい。この場合、記憶セル列内 の参照用キャパシタから遠い記憶用キャパシタを選択す ると、参照用キャパシタと選択した記憶用キャパシタの 間に存在する記憶セルの制御用トランジスタの寄生容量 が、参照用キャパシタの容量に足し合わさるため、記憶 情報の読み出し動作に影響する場合が考えられる。この 場合には各位置の記憶セルの容量を、参照用キャパシタ の容量と制御用トランジスタの寄生容量の和に対して、 なるべく1:1に近くなるように調節することにより解 決することができる。具体的には、参照用キャパシタに 近い記憶セルの記憶用キャパシタの残留分極量より、参 照用キャパシタより遠い場所の記憶セルの記憶用キャパ シタの残留分極量を徐々に大きくすればよい。

【0025】本発明の第2の基本構成において、記憶用 キャパシタに並列接続されている制御用トランジスタを

「第1の制御用トランジスタ」と呼ぶこととして、さらに参照用キャパシタの第3および第4の電極間に第2の制御用トランジスタを接続することが好ましい。参照用キャパシタと並列に第2の制御用トランジスタを設置した参照セルを構成することにより、ストレージノードのフローティング/ショート状態を、読み書き時とスタンバイ時で迅速に切り替えて動作速度を速くすることができる。また、書き込み時には参照用キャパシタの第3および第4の電極間を第2の制御用トランジスタで短絡して(パスして)記憶用キャパシタのみに電圧を加えることにより、低電圧書き込みが可能になる。

【0026】なお、本発明の第1および第2の基本構成に共通した事項であるが、参照用キャパシタに読み出し電圧を加えたときに得られる分極反転成分を含む電荷量が、記憶用キャパシタに読み出し電圧に相当する電圧を加えたときに得られる分極反転成分をむ電荷量の、1/4以上4倍以内であることが好ましい。特に、記憶用強誘電体キャパシタと参照用キャパシタの反転電圧をVcとすると、約2Vgの動作電圧で強誘電体キャパシタを反転させることができる。またこれと共に、当初の強誘電体キャパシタの分極状態に応じて、ストレージノードにVg程度の電圧差異を発生させることができるので、ストレージノードの電位によって読み出しトランジスタを直接スイッチングすることが可能になる。

【0027】さらに、本発明の第1および第2の基本構成のいずれにも同様であるが、参照用キャパシタの誘電体薄膜は常誘電体薄膜でも強誘電体薄膜であっても構わない。参照用キャパシタを強誘電体薄膜で構成すれば、記憶用キャパシタと参照用キャパシタを同一のプロセスで同時に作成可能になり、プロセスの簡略化と製造歩留まりの向上を図ることができ、非常に大きなメリットがある。

【0028】本発明の第1および第2の基本構成に係る 半導体記憶装置を既存のDRAMやFeRAMと比較す ると以下のような長所が列挙できる。即ち、(1)メモ リセルユニットは最小4下2のサイズであり、(2)蓄 積電荷の絶対値が不要であり面積縮小に対するスケーリ ングが可能であり、(3)スタンバイ時には強誘電体キ 40 ャパシタを等電位に保持できるので安定であり、(4) キャパシタのリークやトランジスタの接合リークに対し て敏感でなく、このためセル分離も容易となり、(5) ランダム・アクセスが可能となり、(6) DRAMと同 程度の動作速度を確保でき、(7)クロスポイントのセ ルだけの読み出し/書き込み(R/W)であるため、低 消費電力であり、(8)読み出しがバスレベルであるた め、ノイズに対して敏感でなくなり、(9)ビット線モ ードのソフトエラーに対してもスケーリング則が当ては まり、ソフトエラーが問題とはならず、(10)読み出し

10

アンプをプロック内に有するために、ビット線毎のセンスアンプは不要である、等が挙げられる。また、敢えて短所を挙げるなら、破壊読出しであるための強誘電体キャパシタの疲労劣化が懸念されるが、最近エピタキシャル成長したBSTO強誘電体キャパシタが開発され、この疲労劣化が問題はなくなっている。

【0029】次に、本発明の第3の基本構成に係る半導体装置は、直列接続された複数の選択用MOSトランジスタと、これら選択用トランジスタの共通主電極毎に接続された蓄積電極に対向するプレート電極に挟まれた誘電体薄膜よりなる記憶用キャパシタとからなるNAND型記憶セル列と、前記記憶セル列の端部に位置する選択用トランジスタの主電極と参照用キャパシタの接続部に電気的に結合したゲート電極を有する読み出し用トランジスタとを少なくとも具備したメモリセルブロックを、複数個マトリックス状に配置したことを特徴とする。

【0030】この第3の基本構成の主眼は、誘電体キャパシタを使用したNAND型の記憶セル列と、参照用キャパシタを直列に接続し、両者の接続点であるストレージノードの電位を読み出し用トランジスタのゲート電極に加えることにより記憶セルブロック毎の読み出しを行なうところにある。すなわち、NANDセル列中のトランジスタにより選択された1個の記憶用キャパシタと参照用キャパシタとの直列回路の両端に、外部電圧VAを加えたときに、このストレージノードNSの電位VGは、記憶用キャパシタと参照用キャパシタの分極一電圧曲線(P-V曲線)の交点で示される。

【0031】第3基本構成において、強誘電体薄膜を有する記憶用キャパシタは、強誘電ヒステリシス曲線を持つので、読み出し動作前に予め"1"あるいは"0"の記憶に相当する分極状態にしておくことができる。この予め設定した分極状態に応じて記憶用キャパシタのPーV曲線が異なり、従ってPーV曲線の交点で示されるVGは異なる2値をとることができる。この異なるVGにより読み出し用トランジスタをオン/オフ制御すれば読み出し信号線に"1"あるいは"0"の記憶状態に対応した信号を出力することができる。

40 【0032】一方、常誘電体薄膜を有する記憶用キャパシタでは、"1"あるいは"0"の記憶に相当する電荷を記憶用キャパシタに蓄積して選択用トランジスタをオフにすることにより、リフレッシュサイクル内で記憶状態を保持することができる。読み出し時に選択用トランジスタをオンにして、記憶用キャパシタと参照用キャパシタを接続すれば、予め蓄積した記憶用キャパシタの電荷量に応じてストレージノードNsの電圧VGは異なる2値をとることができる。この異なるVGにより読み出し用トランジスタをオン/オフ制御すれば読み出し信号を30 線に"1"あるいは"0"の記憶状態に対応した信号を

出力することができる。

4

【0033】前述したようにNAND型メモリセルは、最小4F2の面積が可能であるが、従来の回路ではメモリセル内の誘電体キャパシタの蓄積電荷をピット線容量で読み出してセンスアンプで判定するため、ビット線容量に対して所定の割合の蓄積電荷容量が必要となり、このため微細化が困難であった。これに対して、本発明の第3の基本構成に係る半導体装置によれば、記憶用キャパシタの蓄積電荷を参照用キャパシタの容量で読み出し、ブロック内の読み出し用トランジスタで判定している。このため、記憶用キャパシタ、参照用キャパシタ、トランジスタのゲートキャパシタの全てを比例縮小することができるので、MFSーFETと同様に面積に対して完全なスケーリングが可能になり、ギガビットクラスにまで高集積化された半導体記憶装置を実現することができる。

【0034】また、多数の記憶セルからなるNAND型メモリセルブロックに対して、1個の参照用キャパシタおよび1個の読み出し用トランジスタを付加すれば済むため全体としても4F2に近い小さなメモリセル面積が可能となる。

【0035】本発明の第3の基本構成に係る半導体記憶装置を既存のDRAMやFeRAMと比較すると以下のような長所が列挙できる。即ち、(1)メモリセルユニットは最小4F2のサイズであり、(2)蓄積電荷の絶対値が不要であるため、面積縮小に対するスケーリングが可能となり、(3)スタンバイ時には強誘電体キャパシタを等電位に保持できるので安定となり、(4)強誘電体キャパシタを記憶用キャパシタに使用すれば、記憶保持がキャパシタのリークや、トランジスタの接合リークに対して敏感でなくなり、セル分離も容易となり、

- (5) DRAMと同程度の動作速度を確保でき、(6) ビット線への読み出しがバスレベルであるため、ノイズ に対しても敏感でなくなり、(7)ソフトエラーに対し てもスケーリング則が当てはまり、不敏感となり、
- (8) 読み出しアンプをブロック内に有するために、ビット線毎のセンスアンプが不要となり、(9) 記憶用キャパシタの片方が共通にプレート電極に接続されているため、セル構造やプロセスが容易である、等である。

【0036】また、敢えて短所を挙げるなら、NAND 構造であるために1ビット毎のランダムアクセスができ ず、ブロック単位のR/Wであることである。また、破 壊読み出しであるため強誘電体キャパシタの疲労劣化が 懸念されるが、最近エピタキシャル成長したBSTO強 誘電体キャパシタが開発されており、第1および第2の 基本構成に係る半導体記憶装置と同様に、このような疲 労劣化の問題はかなり軽減されてきている。

[0037]

【発明の実施の形態】以下、本発明に係る半導体記憶装置の好適な実施形態について、添付図面を参照しながら 50

12

詳細に説明する。具体的な実施形態を説明する前に、図 1ないし図15を用いて、本発明の基本的な動作をさら に詳細に説明する。

【0038】図1に示す等価回路図において、半導体記憶装置は、第1の電極、この第1の電極に対向して配置された第2の電極、およびこれらの第1、第2の電極に挟まれた強誘電体薄膜とを少なくとも具備した記憶用キャパシタCMと、記憶用キャパシタCMの第1の電極に対向して配置された第3の電極、この第3の電極に対向して配置された第4の電極、およびこれらの第3、第4の電極に接れた誘電体薄膜とを少なくとも具備した参照用キャパシタCREFと、記憶用キャパシタCMの第1の電極および参照用キャパシタCREFの第3の電極に接続されたゲート電極を有する読み出し用トランジスタQREADと、記憶用キャパシタCMの第1の電極と参照用キャパシタCREFの第3の電極との接続点にソースまたはドレインが接続された制御用トランジスタQcと、を少なくとも具備したメモリセルである。

【0039】図2(a)(b)は、図1に示した記憶用 キャパシタCMと、常誘電体薄膜を用いた参照用キャパ シタCREFとを直列に接続したセルのA-B端子間に、 外部電圧を印加したときの記憶"1"の読み出し動作 と、記憶"0"読み出し動作の動作線図を示す。ここ で、図2(a)および(b)に示す分極-電圧曲線(P - V曲線)は、横軸に電圧(V)が、縦軸に誘電分極 (P) が示される。記憶用キャパシタとしての強誘電体 キャパシタCMの反転電圧をVc、外部印加電圧をVA、 両キャパシタの接続点であるストレージノードNsの電 位をVGとする。強誘電体キャパシタCMのP-V曲線 は、図2(a)(b)に示すような強誘電ヒステリシス 曲線を有することになる。図2(a)は、強誘電体キャ パシタCMが、読み出し動作前に予め、"1"の記憶に 相当する分極状態にしてある場合で、図2(b)は、強 誘電体キャパシタCмが、"0"の記憶に相当する分極 状態にしてある場合を示す。常誘電体薄膜を用いた参照 用キャパシタCREFは容量に相当する傾きを持つ直線で 表される。

【0040】セルのA-B端子間に外部電圧VAを加えたとき、ストレージノードNsの電位VGは、記憶用キャパシタと参照用キャパシタのP-V曲線の交点で示される。図2(a)および図2(b)から分かるように、P-V曲線が異なるので、予め、"1"の記憶に相当する分極状態にしてある場合のストレージノードの電位VG1と"0"の記憶に相当する分極状態にされている場合のストレージノードの電位VG0とは異なる。

【0041】記憶用キャパシタCMを反転させるための電圧VAは、参照用キャパシタCREFの容量が大きい(図2(a)および図2(b)でいうと傾きが大きい)ほど低くなるため、参照用キャパシタCREFの容量は大きい方が望ましい。一方、VAを加えたときにVGで読み出さ

れる電圧の記憶状態による差△VG=VGI-VGOは、逆に参照用キャパシタCREFの容量が小さいほど大きくなる。この点では参照用キャパシタの容量は小さい方が望ましい。したがって、反転電圧と読み出し電圧の双方を勘案すると、記憶用キャパシタCMと参照用キャパシタCREFの実質的な容量が同程度、すなわち記憶用キャパシタCMに反転電圧を加えたときに得られる反転分極電荷と、反転電圧と同じ電圧を参照用キャパシタCREFに加えたときに得られる電荷が、ほぼ同程度であることが望ましい。より広くは、実質的な容量の比は、1/4以上4倍以内程度が許容される。

【0042】記憶用キャパシタCMと参照用キャパシタCMEFの容量比が1:1のとき、VAはVGの2倍程度となり、また記憶状態によるVGの差△VGは、ほぼVCと同程度になる。したがって、反転電圧1Vの記憶用キャパシタCMを使用すれば、VAは2V程度となり、△VGとして1V程度の差異が得られることになる。

【0043】次に、ストレージノードNSには読み出し用トランジスタQREADのゲート電極を接続し、VGの差 △VGによる記憶状態の判別を行なう。このときに読み出し用トランジスタQREADのゲート容量が記憶用キャパシタCMや参照用キャパシタCREFに並列に接続されることになるが、記憶用キャパシタCMとして残留分極が10µC/cm²程度以上の通常の強誘電体キャパシタを使用すれば、同じ面積の読み出し用トランジスタQREADのゲート容量は1/10以下であるから、ストレージノードNSの電位にほとんど変化を与えない。また、前述の例では、VGの差△VGとして1V程度得られるので、読み出し用トランジスタQREADとして用いるMOSトランジスタの閾値である700mV程度より大きくなり、直接、ゲート電圧によるMOSトランジスタQREADのオン/オフの制御による読み出しが可能になる。

【0044】また、記憶用キャパシタCMの強誘電ヒステリシス曲線の角型比が良い場合は参照用キャパシタCREFに読み出された電荷を再利用することにより、読み出し動作に引き続き再書き込みをすることができる。すなわち、図3に示すように、読み出し電圧VRとは逆方向に適当な再書き込み電圧VWを加えることにより、記憶用キャパシタCMの分極を、ほぼ読み出し動作前の状態に戻すことができる。

【0045】図3(a)は、強誘電体キャパシタCMが、読み出し動作前に予め"1"の記憶に相当する分極状態にしてあった場合を示し、図3(b)は、強誘電体キャパシタCMが、"0"の記憶に相当する分極状態にしてあった場合を示す。なお、図3(a)および図3(b)のような連続再書き込みを行なわない場合には、図7(a)に示すように、参照用キャパシタCREFに制御トランジスタを並列接続し、この制御トランジスタを導通状態(オン状態)にして、参照用キャパシタCREFを短絡し、直接記憶用キャパシタCMのみに電圧を加え

14

て書き込みをすることができる。

【0046】また、参照用キャパシタCREFを構成する 誘電体薄膜は、図1に示すような常誘電体薄膜の場合に 限られず、図4に示すような強誘電体薄膜であっても構 わない。参照用キャパシタCREFとして強誘電体を使用 し、図4に示す回路図においてA-B端子間に直接電 を加えて記憶を読み出す方法についてまず説明する。 照用キャパシタとして強誘電体キャパシタを使用した を照用キャパシタとして強誘電体キャパシタを使用した分極 合には、読み出す前に参照用キャパシタを一方向に分極させる。次に、制御 ランジスタをオンにし、B-C端子間に負の電圧を で参照用キャパシタをすつにし、A-B端子間に記憶用キャパシタと参照用キャパシタに直列に負の読み出し電圧 パシタと参照用キャパシタに直列に負の読み出し電圧 Aを加える。

【0047】図5(a)は、記憶用キャパシタCMが図中の"1"の状態に書き込まれた場合の、読み出し動作における動作線図を示す。端子Bに負の読み出し電圧VAを加えたときに、ストレージノードNSの電位VGは、記憶用キャパシタのP-V曲線と、参照用キャパシタのP-V曲線と、参照用キャパシタのP-V直線との交点で示され、そのときの電位はVG1となる。記憶用キャパシタが反対方向に分極している場合、すなわち"0"の状態に書き込まれた場合の、読み出し動作における動作線図を図5(b)に示す。全く同様の解析から、ストレージノードの電位VG0とが求まる。このように、記憶用キャパシタの反転電圧VAを加えることで、常誘電体薄膜を参照用キャパシタに使用したときと同様に、記憶状態によりストレージノードで充分な電圧の差VG1-VG0を得ることができる。

【0048】次に、参照用キャパシタCREFとして強誘

電体薄膜を使用した場合のプリチャージモードによる読 み出しについて説明する。図4に示す回路図において、 制御用トランジスタをオンにし、端子AおよびCを等電 位に保ったまま端子Bに正の電圧Vpreeを加えて参照 用キャパシタを反転させるとともにプリチャージ動作を 行なう。次に、制御用トランジスタをオフにし、プリチ ャージ電圧をOにして端子Bを端子AおよびCと等電位 に戻す。このときの動作線図を図6(a)および図6 (b) に示す。強誘電体キャパシタの場合は、分極反転 後の誘電率は小さいので、プリチャージによって蓄える 電荷は小さく、このプリチャージ電荷のみによって記憶 用キャパシタを分極反転させることはできない。しかし ながら、記憶用キャパシタの分極方向によりP-V曲線 が異なるために、ストレージノードの電位差Vc1-Vc0 を同様に得ることができる。この読み出し方法は、強誘 電体キャパシタを使用しながら、強誘電体キャパシタを 反転せずに読み出せるという利点も有する。

【0049】なお、記憶用キャパシタCMとして、PZ 50 T系、SBT系(特に、ビスマス(Bi)を主成分とす . .

るSr В i 2 Т a 2 О9) 、 В a リッチ組成のエピタキシャル В S Т О 系の強誘電体薄膜からなる薄膜キャパシタを使用することが可能である。この内、特に安定性や膜厚などの点でエピタキシャル B S T O 系のキャパシタが優れている。また、参照用キャパシタ C REF として、酸化シリコン(S i O2)、酸化タンタル(T a 2 O5)、S r リッチ組成の B S T O を使用した常誘電体キャパシタや、上述の強誘電体キャパシタを使用することができる。

【0050】図7(a)ないし図7(b)は、本発明の基本的な構成を説明するための回路図である。図7(a)は、参照用キャパシタCREFの第3および第4の電極間に制御用トランジスタを接続した場合の回路図である。参照用キャパシタCREFと並列に制御用トランジスタを設置することにより、ストレージノードNsのフローティング/ショート状態を、読み書き時とスタンバイ時で迅速に切り替えて動作速度を速くすることができる。また、書き込み時には参照用キャパシタCREFの第3および第4の電極間を制御用トランジスタで短絡して(パスして)記憶用キャパシタCMのみに電圧を加えることにより、低電圧書き込みが可能になる。

【0051】また、図7(b)は、前述したように記憶用キャパシタCMの第1および第2の電極間に制御用トランジスタを接続した場合を示す。記憶用キャパシタCMと並列に制御用トランジスタを設置することにより、ストレージノードのフローティング/ショート状態を、読み書き時とスタンバイ時で迅速に切り替えて動作速度を速くすることができる。また、読み出し時には、まず記憶用キャパシタCMを制御用トランジスタで短絡し、参照用キャパシタCMを制御用トランジスタで短絡し、参照用キャパシタCMを制御用トランジスタを遮断状態にし、記憶用キャパシタCMの第1および第2の電極間に低電圧の逆電位を加えて、分極状態を反転するプリチャージ併用読み出し方式が可能になる。

【0052】そして、図7(c)は、記憶用キャパシタ CMの第1および第2の電極間に接続された第1の制御 用トランジスタと、参照用キャパシタCREFの第3およ び第4の電極間に接続された第2の制御用トランジスタ を具備した場合の回路図である。読み出し時には、まず 第1の制御用トランジスタを導通状態とし、記憶用キャ パシタCMを短絡し、第2の制御用トランジスタを遮断 状態とし、参照用キャパシタCREFのみに電圧を加えて プリチャージを行なう。一方、書き込み時には、第2の 制御用トランジスタを導通状態とし、参照用キャパシタ CREFの第3および第4の電極間を第2の制御用トラン ジスタで短絡する(パスする)。そして、第1の制御用 トランジスタを遮断状態とし、記憶用キャパシタCMの みに電圧を加えることにより、低電圧書き込みが可能に なる。また、第1および第2の制御用トランジスタを設 置することにより、ストレージノードNsのフローティ

16

ング/ショート状態を、読み書き時とスタンバイ時で迅速に切り替えて動作速度を速くすることができる。

【0053】図8 (a) および図8 (b) は、本発明の 半導体記憶装置をより高集積化するための具体的な構成 をそれぞれ示す回路図である。図8 (a) に示される記 憶装置は、第1の電極、この第1の電極に対向して配置 された第2の電極、およびこれらの第1、第2の電極に 挟まれた強誘電体薄膜とを少なくとも具備した複数の記 憶用キャパシタ C MO, C M1, C M2, C M3, …と、各記憶 用キャパシタCMO, CM1, CM2, CM3, …のそれぞれの 第1および第2の電極間に接続された制御用トランジス タQcとからなる複数の記憶セルが直列接続された記憶 セル列(記憶セルチェーン)と;この記憶セル列(記憶 セルチェーン)の端部に位置する記憶用キャパシタCMO の第1の電極に電気的に結合した第3の電極、この第3 の電極に対向して配置された第4の電極、およびこれら の第3、第4の電極に挟まれた誘電体薄膜とを少なくと も具備した参照用キャパシタCREFと;第1および第3 の電極に電気的に結合したゲート電極を有する読み出し 20 用トランジスタ QREADとを少なくとも具備したメモリセ ルプロックを示す。

【0054】そして、本発明の半導体記憶装置は、この メモリセルブロックを複数個マトリックス状に配置して いる。記憶セル列がn個の記憶セルの直列接続からなる とすれば、記憶セル列(記憶セルチェーン)の他方の端 部に位置する記憶用キャパシタ CMn-1の第2の電極に は、選択トランジスタ (プロック選択トランジスタ) Q sが接続されている。このn個の記憶セル、ブロック選 択トランジスタQS、読み出しトランジスタQREAD、お よび参照用キャパシタCREF等を含んだ1個のブロック の面積を考慮すれば、メモリセルユニットは最小 4 F2 のサイズとなるので、メモリセル1個当りの寸法を (4 +20/n) F2ないし (4+14/n) F2程度にする ことが可能となり、高集積密度化が可能となる。記憶セ ル列内の特定の記憶用キャパシタCMyを選択するために は、他の記憶用キャパシタに並列接続されている制御用 トランジスタ(nMOSFET)のワード線WLをハイ レベルとして導通状態とし、対象とした特定の記憶用キ ャパシタに並列接続されている制御用トランジスタ(n MOSFET) のワード線WLyのみをローレベルと し、その制御用トランジスタ (nMOSFET) のみを 遮断状態とすればよい。

【0055】また、図8(b)に示すように、記憶用キャパシタCMO, CMI, CM2, CM3, …に並列接続されている制御用トランジスタQcを第1の制御用トランジスタとして、さらに参照用キャパシタCREFの第3および第4の電極間に第2の制御用トランジスタQc2を接続した場合を示す。参照用キャパシタCREFと並列に第2の制御用トランジスタQc2を設置することにより、ストレージノードNsのフローティング/ショート状態

を、読みむき時とスタンバイ時で迅速に切り替えて動作速度を速くすることができる。また、むき込み時には参照用キャパシタ CREFの第3および第4の電極間を第2の制御用トランジスタ Q C 2 で短絡して (パスして) 特定の記憶用キャパシタ Cbyのみに電圧を加えることにより、低電圧での費き込みが可能になる。

【0056】図9(a)および図9(b)は、図8(a)および図8(b)の参照用キャパシタCREFをそれぞれ強誘電体薄膜で構成した場合の回路図である。すなわち、図9(b)は、参照用キャパシタCREFと並列に第2の制御用トランジスタQC2を設置して参照セルを構成した場合で、図9(a)は、参照用キャパシタCREFに対して並列に第2の制御用トランジスタQC2を有しない場合である。参照用キャパシタCREFを強誘電体薄膜で構成すれば、記憶用キャパシタCREFを強誘電体薄膜で構成すれば、記憶用キャパシタCREFとを同一のプロセスで同時に作成することが可能になり、プロセスの簡略化と製造歩留まりの向上が図られ、非常に大きなメリットがある。

【0057】図10は、本発明の半導体記憶装置をより 高集積化するための回路図であり、記憶用キャパシタと して強誘電体キャパシタを使用した例である。すなわ ち、直列接続された複数の選択用MOSトランジスタQ MO-QMN(図中にはQMO-QM2のみ示す)と、これら選 択用トランジスタの共通主電極毎に接続された蓄積電極 と対向するプレート電極とに挟まれた強誘電体薄膜から なる記憶用キャパシタCMO-CMN(同様に、図中にはC MO-CM2のみ示す)とからなるNAND型記憶セル列 と、前記記憶セル列の端部に位置する前記選択用トラン ジスタQMOの主電極に電気的に結合した参照用キャパシ タCREFと、前記選択用トランジスタの主電極と参照用 キャパシタの電極の接続部であるストレートノードNs に電気的に結合したゲート電極を有する読み出し用トラ ンジスタQREADとを少なくとも具備したメモリセルブロ ックを有する。

【0058】なお、本例においては、参照用キャパシタのストレージノードに接続した電極に対向して設置された他方の電極はプレート電極PEに接続され、ストレージノードNsは、R/W制御用トランジスタQR/Wを介してビット線BLに接続されている。

【0059】今、記憶セル列の第1番目のキャパシタCMOの読み出し動作を説明する。トランジスタQRMをオンにし、QMOおよびQMIをオフにし、ビット線BLにより参照用キャパシタCREFにプリチャージ電圧VPを印加してプリチャージを行なう。次に、トランジスタQRMをオフにしてトランジスタQMOをオンにし、読み出し動作を行なう。

【0060】NAND型メモリセル列の第1番目のキャパシタCMOのメモリ内容を読み出した後は、同じシークエンスを繰り返すことによって、順にキャパシタCMI、

18

CM2, …CMx, …CMNのメモリ内容を読み出すことができる。すなわち、キャパシタCMxのメモリ内容を読み出す場合は、トランジスタQR/WおよびQMOからQMx-1までをすべてオンにし、トランジタ、QMxをオフにし、ビット線BLにより参照用キャパシタCREFおよび記憶用キャパシタCMOからCMx-1にプリチャージ電圧VPを印加してプリチャージを行なう。次に、トランジスタQR/Wをオフにし、トランジスタQMOをオフにして読み出し動作を行なう。

【0061】このときに、NAND型セル列の特性として、キャパシタCMのメモリ内容を読み出す場合は、既に読み出された手順のCMOからCMc-1までのキャパシタの常誘電成分の容量が寄生容量として加わることが問題点としてあげられる。この寄生容量が多くなりすぎると読み出し動作に支障をきたすため、多数の記憶セルを有するNANDセル列を利用するためには、できるだけ寄生容量を減らす必要がある。すなわち、記憶用強誘電体キャパシタの角型比を上げて常誘電成分を減らすことが有効である。

【0062】一方、書き込みにおいては、NAND型メモリセル列を持つメモリ共通に、ビット線から最も遠いキャパシタから順番に書き込んでいく。キャパシタCMに書込みを行なう場合には、トランジスタQR/WおよびQMOからQMkまでをすべてオンに、QMk+1をオフにし、プレート電極に対してビット線BLにより書込み電圧VAを印加して、メモリ用強誘電体キャパシタに抗電圧以上の電圧を印加することにより書込みを行なう。

【0063】本発明によれば、記憶セル列、参照用キャパシタおよび読み出し用トランジスタからなる基本回路構成に、さまざまな回路構成を付加することが可能である。図15(a)ないし図15(d)はその幾つかの例を示している。

【0064】図15 (a) に示す回路においては、

(1)参照用キャパシタCREFのストレージノードNsと接続した電極と対向して設置された他方の電極のプレート電極PEに接続し、R/W制御用トランジスタQR/WをストレージノードNsとビット線BLとの間に設置した。

【0065】この回路においてはプリチャージによる読 40 み出し動作のみが可能であるが、書き込み動作において は、記憶用キャパシタに対して書き込み電圧を直接印加 することが可能になる。

【0066】図15(b)に示す回路においては、

(2)参照用キャパシタCREFのストレージノードNsと接続した電極と対向して設置された他方の電極を第2の駆動線DL(ドライブ線と呼んでも良いし、相補的なビット線BLーでも良い)に接続し、R/W制御用ドランジスタQR/WをストレージノードNsとピット線BLとの間に設置している。

50 【0067】この回路においては、プリチャージ動作時

において、プレート電極電位に対して相補的な電位をB LとDLの間に加えることが可能になるので、大電圧の プリチャージによる、動作電圧の低電圧化と動作速度の 高速化が可能になる。また、書き込み動作においては、 記憶用キャパシタに対して書き込み電圧を直接印加する ことが可能になる。

【0068】図15 (c) に示す回路においては、

(3)参照用キャパシタCREFのストレージノードNSと接続した電極と対向して設置された他方の電極をビット線BLに接続し、R/W制御用トランジスタQR/Wを参照用キャパシタCREFと並列にストレージノードNSとビット線BLとの間に設置している。

【0069】この回路においては、読み出し電圧印加による読み出し動作のみが可能であるが、書き込み動作においては直接記憶用キャパシタへの書き込み電圧印加が可能になる。

【0070】さらに、図15 (d)に示す回路においては、(4)参照用キャパシタCREFのストレージノードNsと接続した電極と対向して設置された他方の電極をビット線BLに接続し、第1のR/W制御用トランジスタQR/W1を参照用キャパシタCREFと並列にストレージノードNsとビット線BLとの間に設置すると共に、第2のR/W制御用トランジスタQR/W2をストレージノードNsとプレート電極PEとの間に設置している。

【0071】この回路においては、プレチャージを併用した読み出し動作が可能であり、さらに直接記憶用キャパシタへの書き込み電圧印加が可能になる。

【0072】このように、基本的な構成に若干の素子を付加することにより、多様な読み出しおよび書込みモードに対応することが可能である。

【0073】なお、図15 (d) に示す回路において、 参照用キャパシタCREFとして常誘電体キャパシタの代 わりに強誘電体キャパシタを使用するようにしても良 い。この場合、記憶セル列の第1番目のキャパシタCMO を例にとってその読み出し動作を説明する。トランジス タQR/W1をオフにQR/W2をオンにし、参照用の強誘電体 キャパシタの抗電圧以上のプレチャージ電圧Vpをプレ ート電極PEとビット線BLの間に印加して、参照用キ ャパシタを一方向に分極させる。次にビット線BLの電 位をプレート電極PEと同電位に戻して、トランジスタ QMOをオンにし、ビット線BLにより参照用キャパシタ CREFおよび記憶用キャパシタCMOに直列に、プレート 電極電位に対してプレチャージ電圧とは逆方向の読み出 し電圧VAを印加して読み出し動作を行なう。このとき のストレージノードNsの動作線図は、常誘電体を使用 した参照用キャパシタと基本的に類似の動作をすること が理解できる。予め記憶用キャパシタの"1"あるいは "0"の記憶に対応する分極状態に応じて、異なったス トレージノードNsの電圧VclないしはVc0が得られる

20

ことが分かる。ストレージノードNsにゲート電極を接続した読み出し用トランジスタQREADにより記憶状態の判別を行なう。

【0074】曹込みにおいては、トランジスタQR/W1をオンにすると共に、トランジスタQR/W2をオフとし、トランジスタQM0をオンにして、ビット線BLにより記憶用キャパシタCM0に曹込み電圧VAを直接印加して書込み動作を行なう。

【0075】次に、記憶用キャパシタとして、図11 (a) および図11 (b) に示すように、強誘電ヒステリシスの中心が0Vからずれた非対称な強誘電キャパシタを使用する場合について説明する。このような非対称強誘電体キャパシタは、エピタキシャル強誘電体膜を使用した場合にしばしば観察される (例えば、K. Abe、S. Komatsu、N. Yanase、K. Sano and T. Kawakubo: 'As ymmetric Ferroelectricity and Anomalous Current Conduction in Heteroepitaxial BaTiO3 Thin Films'、Japan Journal of Applied Physics、Vol.36、Part 1、No.9B、pp.5846-53(1997))。

【0076】非対称キャパシタにおいては、図11 (a)に示すように、片方の分極状態が安定で、他方の分極状態は準安定であるため、不揮発性メモリとしては使用することができない。しかしながら、図11 (b)に示すように、ヒステリシスの中心のずれに相当する電圧 Vfを印加することにより、通常の強誘電体キャパシタと同様に、2方向の分極を安定に保持することができる。したがって、本発明の回路は、静的に記憶を保持する SRAM (Static Random Access Memory)としての利用が可能である。

【0077】すなわち、記憶を保持するだけのスタンバ イ時には、トランジスタQMOからQMNをすべてオンにし て、ビット線などを通じてキャパシタCMからCMに常 にヒステリシスの中心のずれに相当する電圧Vfを印加 することによって安定に記憶を保持する。一方、読み出 し・
書込み時にはトランジスタQMOからQMOのすべてを 一旦オフにし、上述した通常の強誘電体キャパシタを使 用したときと同様のシークエンスにより読み出し、書込 みを行なうことができる。なお、図11(a)および図 11(b)に示したような、中心電圧が正にシフトした 強誘電体キャパシタでは読み出し電圧を負電圧に、逆に 中心電圧が負にシフトした強誘電体キャパシタでは読み 出し電圧を正電圧にすることが回路動作上有利である。 【0078】次に、記憶用キャパシタとして常誘電体キ ャパシタを使用した場合について説明する。図12は、 図15(a)に示す回路において、記憶用キャパシタC Mとして強誘電体キャパシタの代わりに、非線形の蓄積 容量を持つ常誘電体キャパシタを使用した場合の回路例 である。図12に示した回路において、記憶セル列の第 1番目のキャパシタ CMOを例にとり読み出し動作を説明 50 する。トランジスタQR/Wをオンに、トランジスタQMO

をオフにし、ビット線BLにより参照用キャパシタCRFにプリチャージ電圧VPを印加してプリチャージを行なう。次に、ビット線BLの電位をプレート電極PEと同電位に戻し、トランジスタQRFをオフにし、トランジスタQMOをオンにして読み出し動作を行なう。このときのストレージノードNSの動作線図が図13(a)および図13(b)に示されているが、強誘電体を使用した記憶用キャパシタと基本的に類似の動作をすることが理解できる。予め記憶用キャパシタの"1"または"0"の記憶に対応する分極状態に応じて、異なったストレージノードNSの電圧VGlないしVCOが得られることが分かる。ストレージノードNSにゲート電極を接続

【0079】NAND型メモリセル列の第1番目のキャパシタCMOのメモリ内容を読み出した後は、同じシークエンスを繰り返すことによって、順にキャパシタCMI, CM2, …CMA, …CMOメモリ内容を読み出すことができる。すなわち、キャパシタCMAのメモリ内容を読み出す場合は、トランジスタQR/WおよびトラジスタQMOからQMk-1までをすべてオンにし、QMkをオフにし、ビット線BLにより参照用キャパシタCREFにプリチャージ電圧VPを印加してプリチャージを行なう。次にトランジスタQR/Wをオフにし、トランジスタQMkをオンにして読み出し動作を行なう。

した読み出し用トランジスタQREADにより記憶状態の判

別を行なう。

【0080】ただし、常誘電体キャパシタを使用したNAND型セル列の問題点として、キャパシタCMkのメモリ内容を読み出す場合は、既に読み出された手前のCMOからCMk-1までのキャパシタの容量が寄生容量として加わることがあげられる。この寄生容量が多くなりすぎると読み出し動作に支障をきたすため、多数の記憶セルを有するNANDセル列を利用するためには、できるだけ寄生容量を減らす必要がある。

【0081】通常の酸化シリコン膜や窒化シリコン膜を 使用したキャパシタにおいては、バイアス電圧に拘わら ず常に誘電率は一定であるため、NAND型セル列の各 記憶用キャパシタをメモリセルとして使用したときの蓄 積容量と、メモリセルの手前側の寄生キャパシタとして 働いたときの寄生容量は同一である。したがって、すべ ての記憶用キャパシタと参照用キャパシタの容量とを同 一に設定した場合、読み出し時の参照用キャパシタと寄 生キャパシタを加えた総容量は、読み出す記憶用キャパ シタの位置に比例して増加することになる。すなわち、 k番目のキャパシタを読み出すときの読み出し側のキャ パシタの総容量は、参照用キャパシタ容量のk倍にな り、総容量の増加にほぼ反比例して読み出し電圧は減少 するため、読み出し用トランジスタが動作しなくなる。 【0082】この問題を軽減する1つの方法は、非線形 な容量を持つ誘電体膜を使用することである。酸化シリ

コン膜や窒化シリコン膜は電子分極性であるために誘電

22

率は一定であるが、ペロブスカイト型酸化物強誘電体の ようなイオン分極性の誘電体は誘電率のバイアス電圧依 存性があり、非線形な容量特性をもつキャパシタを作成 することができる。図14にエピタキシャルBSTO常 誘電体膜で測定された非線形性の大きな常誘電体キャパ シタの大きな特性を示すが、±数Vのバイアス電圧を加 えることで静電容量は急減し、数分の1以下になる。し たがって、電荷を蓄積するときは、0V付近の容量が大 きい領域を有効に使用し、寄生キャパシタとして作用す 10 るときには、プリチャージによりバイアス電圧を印加 し、容量の小さいところを使用するという使い分けが可 能となる。このような非線形容量キャパシタを使用する ことで、多くの常誘電体キャパシタメモリセルを含むN AND型メモリセル列の利用が可能になる。なお、動作 電圧範囲内において、ピークの静電容量値が、最低の静 電容量値の2倍以上であることが望ましい。

【0083】 書き込み動作においては、強誘電体のキャ パシタと同様である。トランジスタQR/WおよびQMOか らQMkをオンにして、ビット線BLにより記憶用キャパ シタCMに書き込み電圧VAを直接印加して書き込み動 作を行なう。なお、前述したように、参照用キャパシタ の誘電体膜は、常誘電体であっても強誘電体であっても 構わない。強誘電体膜であっても読み出し動作の前にプ リチャージにより予め一方向に分極をしておけば、常誘 電体膜と同じように読み出し動作を行なうことができ る。記憶用キャパシタが強誘電体キャパシタである場合 は参照用キャパシタも強誘電体キャパシタに、記憶用キ ャパシタが常誘電体キャパシタの場合は参照用キャパシ タも常誘電体キャパシタにすれば、記憶用キャパシタと 参照用キャパシタを同一のプロセスで作成可能になり、 プロセスの簡略化と製造歩留まりの向上を図ることがで き、非常に大きなメリットがある。

【0084】また、前述したように、NAND型記憶セ ル列において、参照用キャパシタから遠いメモリを選択 すると、参照用キャパシタと選択された記憶用キャパシ タの間に存在する記憶用キャパシタの常誘電成分が、読 み出しモードに応じて、参照用キャパシタの容量に足し 合わせられたり、あるいは選択された記憶用キャパシタ の容量に足し合わされるため、記憶の読み出し動作に影 響する場合が考えられる。この場合には、各位置の記憶 用キャパシタの容量を読み出しモードに応じて、参照用 キャパシタの容量と記憶用キャパシタの常誘電成分から なる寄生容量の和に対してなるべく1:1に近くなるよ うに調節することにより解決することができる。具体的 には、参照用キャパシタに近い記憶用キャパシタの残留 分極量より、参照用キャパシタからより遠い記憶用キャ パシタの残留分極量を、読み出しモードに応じて、徐々 に大きくするかまたは徐々に小さくすることである。

【0085】なお、記憶用の強誘電体キャパシタとして、PZT (チタン酸ジルコン酸鉛)系、SBT (チタ

ン酸ストロンチウム・ビスマス)系、エピタキシャルB STO (チタン酸バリウム・ストリンチウム)系の強誘 電体幕からなる薄膜キャパシタを使用することが可能で あるが、特に安定性や膜厚などの点でエピタキシャルB STO系のキャパシタが優れている。

【0086】また、記憶用の常誘電体キャパシタとして、酸化シリコンや酸化タンタルなどの誘電膜を使用することも可能であるが、容量の絶対値や非線形性の大きさの点から考えると、エピタキシャルBSTO系の常誘電体キャパシタが特に優れている。また、参照用のキャパシタとして、酸化シリコン、酸化タンタル、BSTOを使用した常誘電体キャパシタや、上述の強誘電体キャパシタを使用することができる。

【0087】以上で本発明の基本的事項は理解できたであろう。次に、図面を参照して、本発明の第1ないし第12の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間において互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

【0088】(第1実施形態)図16は、本発明の第1 実施形態に係る半導体記憶装置の主要部分の回路構成を 示す図である。図16に示すように、本発明の第1実施 形態に係る半導体記憶装置は、直列接続された複数個の 記憶用キャパシタ CMO, CM1, CM2, …, CM15と、こ の記憶用キャパシタ C MO, C M1, C M2, …, C M15のそ れぞれに並列接続された制御用トランジスタとからなる 記憶セル列 (記憶セルチェーン) と、この記憶セルチェ ーンの端部に位置する記憶用キャパシタCM15に接続し た参照用キャパシタ CREFと、記憶用キャパシタ CM15と 参照用キャパシタCREFとの接続点(接続ノード)に接 続したゲート電極を有する読み出し用トランジスタQ READと、記憶セルチェーンの他方の端部に位置する記憶 用キャパシタ Cmoに接続された選択トランジスタ (ブロ ック選択トランジスタ)QSを少なくとも具備したメモ リセルブロックを基本ユニットとして構成している。

【0089】各記憶用キャパシタCMO, CMI, CM2, …, CM15は、それぞれ第1の電極、この第1の電極に対向して配置された第2の電極、およびこれらの第1、第2の電極に挟まれた強誘電体薄膜とを少なくとも具備している。また、参照用キャパシタCREFは、記憶用キャパシタCM15の第1の電極に電気的に結合した第3の電極、この第3の電極に対向して配置された第4の電極、およびこれらの第3、第4の電極に挟まれた誘電体薄膜とを少なくとも具備している。なお、図8(a)および図8(b)とは記憶用キャパシタCMO, CM1, CM2, …, CM15の配列順が逆になっているが、単なる

24

順番の問題にすぎないことに留意されたい。そして、本 第1実施形態の半導体記憶装置は、このメモリセルブロ ックを複数個マトリックス状に配置しているが、図16 ではそのうちブロック [A] として2つ、ブロック [B] として2つの計4つのみを示している。プロック [A] の上段カラム(column)のプロック選択トランジ スタQsは、ビット線BLOに接続され、ブロック 【A】の下段カラムのブロック選択トランジスタQsは ビット線BL1に接続されている。また、ブロック [B] 上段カラムのブロック選択トランジスタQsは、 ビット線BL0に、下段カラムのブロック選択トランジ スタQSはビット線BL1に接続されている。 【0090】プロック [A] の記憶用キャパシタ CMO, CM1, CM2, …, CM15のそれぞれに並列接続された制 御用トランジスタの各ゲート電極には、ワード線WLO A, WL1A, WL2A, …, WL15Aが接続されて いる。同様にブロック [B] の記憶用キャパシタ CMO, CM1, CM2, …, CM15のそれぞれに並列接続された制 御用トランジスタの各ゲート電極には、ワード線WLO B, WL1B, WL2B, …, WL15Bが接続されて いる。ブロック[A]のプロック選択トランジスタQs の各ゲート電極には、ブロック選択トランジスタのワー ド線BSAが、ブロック [B] のブロック選択トランジ

スタQSの各ゲート電極には、ブロック選択トランジス

タのワード線BSBが接続されている。ブロック [A]

の参照用キャパシタCREFには、ゲート電極に参照用キ

ャパシタ制御トランジスタQREFのワード線WRAが接

続された制御トランジスタ QREFが、ブロック [B] の

参照用キャパシタCREFには、ゲート電極に参照用キャ

30 パシタ制御トランジスタのワード線WRBが接続された 制御用トランジスタQREFが接続されている。 【0091】各メモリセルプロックの読み出し用トラン ジスタQREADの一方の主電極には、読み出し用電源線V LA, VLBが、他方の主電極には読み出し出力線SL A, SLBが接続されている。この実施形態において は、読み出しトランジスタQREADに交互に接続される2 組の読み出し出力線SLAおよびSLBが設けられてい る。さらに、ブロック【A】の参照用キャパシタ制御ト ランジスタとブロック [B] の参照用キャパシタ制御ト 40 ランジスタとの接続点には、プレート線PLが接続され ている。図16において、記憶用キャパシタCMO、 CM1, CM2, …, CM15のそれぞれに並列接続された制 御用トランジスタ、読み出し用トランジスタQREAD、ブ ロック選択トランジスタQS、および参照用キャパシタ 制御トランジスタQREFは、nMOSFETで示されて いるが、pMOSFETで構成することも可能である。 【0092】図17は周辺回路を含めた接続図を示して いる。ブロック [A] の各ワード線WLOA, WL 1 A, WL 2 A, …, WL 1 5 Aは、ローデコーダA 4 50 02に、ブロック [B] の各ワード線WLOB, WL1

B, WL2B, …, WL15BはローデコーダB401に、各ビット線BL0, BL1, …はカラムデコーダ411に接続されている。

【0093】図16および図17に示す構成において、 ブロック [A] 内のBLx (x=0, 1) とWLy $A(y=0, 1, 2, \dots, 15)$ の交点で指定される所 望の記憶セルを選択するには、ワード線BSAを"1 (ハイレベル) "としてブロック選択トランジスタQs をオンに、WLyAのみを"O(ローレベル)"とし て、記憶用キャパシタCMyに接続された制御用トランジ スタをオフにし、それ以外のWLAを"1"にし、電位 一定 | 例えば (1/2) Vc のプレート線PLに対し て、BLxに電位を加えることで達成される。読み出し 時には、参照用キャパシタ制御トランジスタのワード線 WRAをオフに、售き込み時にはワード線WRAをオン にする。同様に、ブロック [B] 内のBLx (x=0,1) とWLyB(y=0, 1, 2, …, 15) の交点で 指定される所望の記憶セルを選択するには、ワード線B SBを"1"としてプロック選択トランジスタQSをオ ンに、W L y B のみを "O" として、記憶用キャパシタ CMvに接続された制御用トランジスタをオフに、それ以 外のWLBを"1"にし、電位一定 | 例えば(1/2) VGIのプレート線PLに対して、BLxに電位を加え ることで達成される。読み出し時には、参照用キャパシ 夕制御トランジスタのワード線WRBを"0"に、書き 込み時にはワード線WRBを"1"にする。

【0094】図18には、さらに「プリチャージ読み出し方式」を採用した場合の読み出し/書き込みシークエンスを示す。すなわち、プリチャージ読み出し方式においては、WLyA, WLyBを選択する前に参照用キャパシタCREFのキャパシタに逆電圧を加え、WLyA, WLyBを選択した後に正電圧を加えることにより、記憶用キャパシタCMyに2倍程度の電圧を実質的に加えて反転させるものである。

【0095】図19(a)は、メモリセルプロックを示 す平面図で、簡略化のために、図19(b)に示す断面 図におけるA-A'線のレベルよりも下層のみを示す。 図19 (a) において、n+ソース/ドレイン領域2 1,22とポリシリコンゲート電極となるワード線BS Bとで、ブロック [B] のブロック選択トランジスタQ sが構成されている。ここで、「n+ソース/ドレイン 領域」とは、MOSFETのソース領域もしくはドレイ ン領域の何れかの意である。通常、MOSFETのソー ス領域およびドレイン領域は、ゲート電極を中心にして 対称に形成されているので、何れをMOSFETのソー ス領域と呼ぶか、MOSFETのドレイン領域と呼ぶか は、単なる呼び方の問題にすぎない。n+ソース/ドレ イン領域21は、「ビット線接続部」として機能する。 同様に、n+ソース/ドレイン領域22, 23とポリシ リコンゲート電極となるワード線WLOBとで、ブロッ

26

ク [B] の記憶用キャパシタ CMOに並列接続された制御 用トランジスタが構成されている。さらに、n+ソース /ドレイン領域23,24とワード線WL1Bとで、記 憶用キャパシタ CM に並列接続された制御用トランジス タが、n+ソース/ドレイン領域24,25とワード線 WL2Bとで、記憶用キャパシタCM2に並列接続された 制御用トランジスタが、…、n+ソース/ドレイン領域 26 (図示せず), 27とワード線WL15Bとで、記 憶用キャパシタ CM15に並列接続された制御用トランジ 10 スタが形成されている。n+ソース/ドレイン領域2 3, 25, …, 26には、各記憶用キャパシタCMO, C M1, CM2, …, CM15の第1の電極もしくは第2電極と して機能する下部電極 4 2, 4 3, …, 4 4 が接続され ている。また n + ソース/ドレイン領域31,32とポ リシリコンゲート電極531、ないしは領域32,33 とゲート電極532とで読み出し用トランジスタ QREAD が形成されている。 n+ソース/ドレイン領域31は、 列(ロー)方向に沿って形成されて読み出し出力線SL Bを兼ねており、n+ソース/ドレイン領域32も列 (ロー)方向に形成されて読み出し用電源線VLBを兼 ねている。そして、n+ソース/ドレイン領域28,2 9とワード線WRBとで、参照用キャパシタ制御トラン ジスタが形成されている。 n +ソース/ドレイン領域 2 9は、「プレート線接続部」として機能し、プレート線 PLが接続されている。このプレート線PLは、参照用 キャパシタCREFの第4の電極として機能する下部電極 45を兼ねている。主としてブロック [B] について説 明するが、ブロック [A] もブロック [B] と同様の構 成を備えている。

【0096】図19 (a) に示すように、ビット線接続部とプレート線接続部に挟まれた1個のプロック [A] 又はプロック [B] 内に、それぞれプロック選択トランジスタQS、n 個の記憶用キャパシタ C_{MO} , C_{MI} , C_{M2} , C_{M3} , …, C_{M15} およびこれらに並列接続されたn 個の制御用トランジスタ、読み出しトランジスタQ READ、参照用キャパシタ C_{REF} 、および参照用キャパシタ制御トランジスタが含まれる。記憶セルの寸法は4F2, プロックあたりのコンタクト部を含めた記憶セル以外の領域は28F2であるから、メモリセル1個当り (4+28/n) F2になる。第1の実施の形態では強誘電体キャパシタとして20 μ C/c m2の残留分極を有するものを使用したため、16個の記憶セルを直列に接続しても安定に動作することが分かった。したがって、1個当たり5.8F2の寸法になった。

【0097】図19(b)は図19(a)に示す平面図のB-B'方向に沿った断面図である。図19(b)に示すように、本発明の第1実施形態に係る半導体記憶装置は、半導体基板11上にpウェル12を形成し、このpウェル12の表面に、n+ソース/ドレイン領域2501,22,23,…,30を設けている。そして、pウ

ェル12の表面のゲート酸化膜の上に、ポリシリコンゲート電極となるワード線BSB, WLOB, WL1B, WL2B, …, WL15B, WRBおよびWRAを有している。なお、図19(b)の断面図には、ポリシリコンゲート電極532の配線部の断面も露出している。図19(b)では、単層のポリシリコンゲート電極を示しているが、単層のポリシリコンゲート電極の代わりに、ポリシリコンゲート層とWゲート層等とからなる2層構造でもよい。Wゲート層の他にTi, Mo, Co等の高融点金属、あるいはWSi2, TiSi2, MoSi2, CoSi2等の高融点金属のシリサイドなどを用いても良い。

【0098】 n+ソース/ドレイン領域21. 22とワ ード線BSBとで、ブロック選択トランジスタQSが構 成されている。n+ソース/ドレイン領域22.23と ワード線WLOBとで、記憶用キャパシタCMOに並列接 続された制御用トランジスタが構成されている。さら に、n+ソース/ドレイン領域23,24とワード線W L 1 Bとで、記憶用キャパシタ Cmlに並列接続された制 御用トランジスタが、n+ソース/ドレイン領域24. 25とワード線WL2Bとで、記憶用キャパシタ Cw2に 並列接続された制御用トランジスタが、…、 n+ソース /ドレイン領域26 (図示せず), 27とワード線WL 15Bとで、記憶用キャパシタCM15に並列接続された 制御用トランジスタが形成されている。そして、n+ソ ース/ドレイン領域28,29とワード線WRBとで、 参照用キャパシタ制御トランジスタが形成されている。 ワード線BSB, WLOB, WL1B, WL2B, …. WL15B, WRBおよびWRAの上には酸化膜 (Si O2膜), PSG膜, BPSG膜, 窒化膜 (Si3N4 膜)等からなる第1の層間絶縁膜13が形成され、この 第1の層間絶縁膜13の上に、各記憶用キャパシタ CMO, CM1, CM2, CM33, …, CM15の第1の電極 もしくは第2の電極として機能する下部電極42.4 3,…,および45が形成されている。さらに、第1の 層間絶縁膜13の上には、プレート線PLを兼ねた、参 照用キャパシタ CREFの第4の電極として機能する下部 電極 4 5 も形成されている。下部電極 4 2, 4 3, …, および45は、第1の層間絶縁膜13中に設けられたコ ンタクトホールを埋め込むように形成されたコンタクト プラグ73, 75, 80により、n+ソース/ドレイン 領域23, 25, …, 29と接続している。これらのコ ンタクトプラグは、不純物の添加した多結晶シリコン (ドープドポリシリコン)、高融点金属や高融点金属の シリサイド等で構成すればよい。下部電極42は、記憶 用キャパシタ CMOの第1の電極および記憶用キャパシタ CM1の第2の電極として機能する。下部電極43は、記 憶用キャパシタ CM2の第1の電極および記憶用キャパシ タCM3の第2の電極として機能する。…下部電極44 は、記憶用キャパシタCM14の第1の電極および記憶用

キャパシタ CM15の第2の電極として機能する。下部電 極42, 43, …, 44, 45は膜厚10nmの (T i, Al) Nからなる下部バリア金属層と、膜厚20n mのSrRuO3からなる下部電極との2層構造で構成 すればよい。そして、この下部電極42,43,…,4 4の上に、例えば、厚さ25nmのBaリッチ組成のB STO薄膜等の強誘電体薄膜 5 1, 5 2, …, 5 3 を形 成し、バターニングすればよい。また、参照用キャパシ 夕CREFの下部電極45の上には、厚さ25nmのSr 10 リッチ組成のBSTO薄膜等の常誘電体薄膜54を形成 すればよい。なお、参照用キャパシタCREF用の常誘電 体薄膜 5 4 としては、酸化シリコン (SiO₂)、酸化 タンタル(Ta2O5)等を用いても良く、強誘電体薄 膜を使用することができる。強誘電体薄膜51、52、 …,53、常誘電体薄膜54が形成されていない第1の 層間絶縁膜13の上には、酸化膜(SiO2膜), PS G膜, BPSG膜, 窒化膜(SI3N4膜)等からなる 第2の層間絶縁膜14が形成され、この第2の層間絶縁 膜14の上には、上部電極61,62,…,63が形成 20 されている。上部電極 6 1 は、記憶用キャパシタ CMOの 第2の電極として機能する。上部電極62は、記憶用キ ャパシタCM1の第1の電極および記憶用キャパシタCM2 の第2の電極として機能する。…上部電極63は、記憶 用キャパシタCM15の第1の電極および参照用キャパシ タCREFの第3の電極として機能する。上部電極61. 62, …, 63は、厚さ20 nmのSrRuO3膜から なる上部電極と、さらにこの上に形成された膜厚10n mの(Ti, Al)Nの上部バリア金属層の2層構造で 形成すればよい上部電極 6 1, 6 2, …, 6 3, 6 4 30 は、第1の層間絶縁膜13および第2の層間絶縁膜14 を貫通して設けられたコンタクトホールを埋め込むよう に形成されたコンタクトプラグ72,74,77,79 により、n+ソース/ドレイン領域22,24,…,2 7,28と接続されている。これらのコンタクトプラグ 72, 74, 77, 79は、ドープドポリシリコン、高 融点金属や高融点金属のシリサイド等で構成すればよ い。さらに、上部電極63は、第1の層間絶縁膜13お よび第2の層間絶縁膜14を貫通して設けられたコンタ クトプラグ78を介して、読み出し用トランジスタQ READのポリシリコンゲート電極の配線部532と接続し ている。ポリシリコンゲート電極の配線部532は、コ ンタクトプラグ78を設けるために、デバイス部のポリ シリコンゲート電極より太くパターニングされている。 上部電極 6 1, 6 2, …, 6 3 の上には、酸化膜 (Si O2膜), PSG膜, BPSG膜, 窒化膜 (Si3N4 膜)等からなる第3の層間絶縁膜15が形成され、この 第3の層間絶縁膜15の上には、ビット線16が形成さ れている。ビット線16とn+ソース/ドレイン領域2 1とは、第1ないし第3の層間絶縁膜13,14,15 を貫通したビット線コンタクトプラグ71により互いに

接続されている。ビット線コンタクトプラグ71は、ドープドポリシリコン、高融点金属や高融点金属のシリサイド等で構成すればよい。図示を省略しているが、さらにビット線16の上には、酸化膜(SiO2膜),PSG膜,BPSG膜,窒化膜(Si3N4膜)、あるいはポリイミド膜などのバッシベーション膜を形成することが好ましい。主としてブロック [B] について説明したが、ブロック [A] も同様の構成を有しており、このような回路構成により、非常に高集積化された不揮発性メモリの動作が確認できた。

【0099】(第2実施形態)図20は、本発明の第2 実施形態に係る半導体記憶装置の主要部分の回路構成を 示し、図21は図17と同様に周辺回路まで含めた主要 構成を示す図である。この第2実施形態は、第1実施形 態に示したプレート線を使用せず、隣接するビット線の 間に動作電圧を印加する構造を備えている。

【0100】図20に示すように、第2実施形態に係る 半導体記憶装置は、直列接続された複数個の記憶用キャ パシタCMO, CM1, CM2, …, CM15と、この記憶用キ ャパシタ CMO, CM1, CM2, …, CM15のそれぞれに並 列接続された制御用トランジスタとからなる記憶セル列 (記憶セルチェーン)と、この記憶セルチェーンの一方 の端部に接続した「参照セルと選択トランジスタ(ブロ ック選択トランジスタ)QSとの直列回路」と、記憶セ ルチェーンの他方の端部に接続したゲート電極を有する 読み出し用トランジスタQREADとを具備したサブブロッ クを基本ユニットとして構成している。ここで、「参照 セル」は、既に定義したように、参照用キャパシタC REFと参照用キャパシタ制御トランジスタとの並列回路 からなる。記憶用キャパシタCMO, CM1, CM2, …, C M15は、それぞれ第1の電極、この第1の電極に対向し て配置された第2の電極、およびこれらの第1、第2の 電極に挟まれた強誘電体薄膜とを少なくとも具備してい る。参照用キャパシタCREFは、第3の電極、この第3 の電極に対向して配置された第4の電極、およびこれら の第3、第4の電極に挟まれた誘電体薄膜とを少なくと も具備している。上記「参照セルと選択トランジスタ (プロック選択トランジスタ) Qsとの直列回路」は、 2 通りの組み合わせがあり、参照用キャパシタ CREFの 第3の電極が記憶用キャパシタCMの第1の電極に接続 される場合と、ブロック選択トランジスタQSが記憶用 キャパシタCMの第1の電極に接続される場合とがあ る。

【0101】そして、この第2実施形態に係る半導体装置は、このメモリセルブロックを複数個マトリックス状に配置しているが、1個の読み出しトランジスタQREADを中心にして、右にサブブロック [A]、左にサブブロック [B]の2個のサブブロックに別れている。図20ではそのうちサブブロック [A]として2つ、サブブロック [B]として2つの計4つのみを示している。図2

0の1段目とカラムのサブブロック [A]、および2段目のカラムのサブブロック [B] は、参照用キャパシタ CREFの第3の電極が記憶用キャパシタ CMOの第1の電極に接続されている。一方、2段目のカラムのサブブロック [A]、および1段目のカラムのサブブロック [B] は、ブロック選択トランジスタQsが記憶用キャパシタ CMOの第1の電極に接続されている。1段目のカラムのサブブロック [B] の参照用キャパシタ CREFの第4の電極はビット線BL0に接続されている。2段目のカラムのサブブロック [A] のブロック選択トランジスタQsはビット線BL1に接続されている。さらに、2段目のカラムのサブブロック [B] の参照用キャパシタ CREFの第4の電極は、ビット線BL2に接続されている。

【0102】サブブロック[A]の1段目のカラムのブ ロック選択トランジスタQsのゲート電極、および2段 目のカラムの参照用キャパシタ制御トランジスタのゲー ト電極には、それぞれワード線WROAが接続されてい る。また、サブブロック[A]の1段目のカラムの参照 用キャパシタ制御トランジスタのゲート電極、および2 段目のカラムのブロック選択トランジスタQSには、そ れぞれワード線WR1Aが接続されている。一方、サブ ブロック [B] の1段目のカラムの参照用キャパシタ制 御トランジスタのゲート電極、および2段目のカラムの プロック選択トランジスタQsには、それぞれワード線 WROBが接続されている。そして、サブブロック [B] の1段目のカラムのプロック選択トランジスタQ sのゲート電極、および2段目のカラムの参照用キャパ 30 シタ制御トランジスタのゲート電極には、それぞれワー ド線WRlBが接続されている。

【0103】サブプロック[A]の記憶用キャパシタC MO, CM1, CM2, …, CM15のそれぞれに並列接続され た制御用トランジスタの各ゲート電極には、ワード線W LOA, WLIA, WL2A, …, WL15Aが接続さ れている。同様にサブブロック [B] の記憶用キャパシ タ C MO, C M1, C M2, …, C M15のそれぞれに並列接続 された制御用トランジスタの各ゲート電極には、ワード 線WLOB, WL1B, WL2B, …, WL15Bが接 続されている。サブブロック [A] とサブブロック [B] との中央に位置した読み出し用トランジスタQ READの一方の主電極には、読み出し用電源線VLが、他 方の主電極には読み出し出力線SLが接続されている。 この実施形態においては、読み出し出力線SLを2組用 意し、それぞれをカラム毎に交互に接続している。図2 Oにおいて、記憶用キャパシタCMO, CM1, CM2, …, CM15のそれぞれに並列接続された制御用トランジス 🕆 タ、読み出し用トランジスタQREAD、プロック選択トラ ンジスタQS、および参照用キャパシタ制御トランジス タは、nMOSFETで示されているが、pMOSFE

Tで構成することも可能である。

【0104】図22には、第2実施形態に係る半導体記憶装置の読み出し/書き込みシークエンスを示す。本発明の第2の実施の形態に係る半導体記憶内では、図20および図21に示した回路構成において隣接するビット数BLxおよびBLx+1の間に動作電圧を印加する構造をとる。このため、1本のワード線がカラム毎にプロック選択トランジスタQsと参照用キャパシタ制御トランジスタを交互に駆動する構造になっている。

【0105】一例として、サブブロック [A] のビット 線とワード線WL1Aとの交点に位置する2段目のカラ ムの記憶用キャパシタCMを選択するときを考える。サ プブロック [A] のワード線WR0AおよびWR1 Aを、"1"として、2段目のカラムのサブブロック [A] の参照用キャパシタ制御トランジスタおよびプロ ック選択トランジスタQS、を導通状態 (オン) とす る。同時に、サブブロック [B] のワード線WR 0 Bを "1"とし、2段目のカラムのサブブロック [B] のブ ロック選択トランジスタQSをオンとする。このときサ ブプロック [B] のワード線WR1Bのみは"0"とす る。即ち、2段目のカラムのサブブロック [B] の参照 用キャパシタ制御トランジスタのみを遮断状態 (オフ) とし、この参照用キャパシタCREFを選択する。この状 態は図8(a)に示した等価回路でプロック選択トラン ジスタQsがオンの場合に相当する。次にWL1Aのみ を"O"、それ以外のWLAを"1"とし、2段目のカ ラムの記憶用キャパシタCMを選択する。この状態は図 1または図7 (a) ないし図7 (c) に示した等価回路 で、記憶用キャパシタCMと並列に接続された制御用ト ランジスタがオフの場合に相当する。すなわち、第1の 30 電極、第2の電極、およびこれらの第1、第2の電極に 挟まれた強誘電体薄膜とを少なくとも具備した記憶用キ ャパシタCMと、記憶用キャパシタCMの第1の電極に接 続された第3の電極、この第3の電極に対向して配置さ れた第4の電極、およびこれらの第3、第4の電極に挟 まれた誘電体薄膜とを少なくとも具備した参照用キャパ シタCREFと、記憶用キャパシタCMの第1の電極および 参照用キャパシタ CREFの第3の電極に接続されたゲー ト電極を有する読み出し用トランジスタQREADをとから なる等価回路が実現されたことになる。この状態で、ビ 40 ット線BL1およびBL2間に読み出し/書き込み電圧 を印加すればよい。すなわち、ビット線BL1を"1" とし、ビット線BL2を"0"とすれば、記憶用キャパ シタCMIと参照用キャパシタCREF間に"1"の電圧を 印加することができる。

【0106】このとき、ビット線BL0-BL1間、およびビット線BL2-BL3間にも電圧が印加されるが、ワード線WR1Bが"0"であるので1段目と3段目のカラムのサブプロック[B]のプロック選択トランジスタQSがオフ状態であり、1段目と3段目のカラム

32

の記憶用キャパシタ CMIには電圧が加わらない。即ち対象としているカラムの上下のカラムのブロック選択トランジスタ Qsがオフとなるので、ビット線に印加した電圧はこれらの隣接するカラムのブロックには加わらない。

【0107】また、サブブロック [B] の記憶セルを選択するときは、サブブロック [A] の参照用キャパシタを選択し、図1又は図7 (a) ないし図7 (c) に示した等価回路で、記憶用キャパシタ CMと並列に接続された制御用トランジスタがオフの場合を実現することはもちろんである。

【0108】本発明の第2実施形態に係る半導体記憶装置では、隣接する2本のビット線間に電圧を印加することができるので、実質的に±Vcの電圧をセルに印加できるという利点がある。また、書き込み動作も参照用キャパシタCREFを介して行なう。その他は、ほぼ第1の実施の形態に係る半導体記憶装置と同様である。

【0109】図23 (a) は、メモリセルブロックを示 す平面図で、簡略化のために、図23(b)におけるA 20 - A' 平面のレベルよりも下層のみを示す。図23 (a) において、1段目のカラムの n+ソース/ドレイ ン領域281,21とワード線WR0Bとで、サブブロ ック [B] の参照用キャパシタ制御トランジスタが形成 されている。 n+ソース/ドレイン領域281は、ビッ ト線BL0への接続部としても機能する。 n+ソース/ ドレイン領域21には、参照用キャパシタCREFの第4 の電極として機能する下部電極 6 6 が接続されている。 そして、n+ソース/ドレイン領域21,22とポリシ リコンゲート電極となるワード線WLlBとで、ブロッ ク選択トランジスタQSIが構成されている。同様に、 n+ソース/ドレイン領域22,23とポリシリコンゲ ート電極となるワード線WLOBとで、記憶用キャパシ タCMOに並列接続された制御用トランジスタが構成され ている。さらに、n+ソース/ドレイン領域23.24 とワード線WLlBとで、記憶用キャパシタCMIに並列 接続された制御用トランジスタが形成され、n+ソース ✓ドレイン領域26 (図示せず), 27とワード線WL 15Bとで、記憶用キャパシタCM15に並列接続された 制御用トランジスタが形成されている。n+ソース/ド レイン領域23,25には、各記憶用キャパシタCMO, CM1, CM2, …, CM15の第1の電極もしくは第2電極 として機能する下部電極42,43,…,44が接続さ れている。またn+ソース/ドレイン領域31.32と ポリシリコンゲート電極531とで読み出し用トランジ スタQREADが形成されている。 n+ソース/ドレイン領 域31、32は、ワード線に平行に形成されており、読 み出し用電源線 V L を兼ねている。 2 段目のカラムのブ ロック選択トランジスタQsoのn+ソース/ドレイン 領域282と、3段目のカラムの参照用キャパシタ制御 トランジスタのn+ソース/ドレイン領域283とは接

統電極 (図示せず) によって互いに接続されている。主 としてブロック [B] について説明したが、ブロック [A] も同様の構成を有している。

【0111】図23(b)は、図23(a)に示す平面 図のB-B'方向に沿った断面図である。図23(b) に示すように、本発明の第2実施形態に係る半導体記憶 装置は、半導体基板11上にpウェル12を形成し、こ のpウェル12の表面に、n+ソース/ドレイン領域2 81, 21, 22, 23, …, 27を設けている。そし て、pウェル12の表面のゲート酸化膜の上に、ポリシ リコンゲート電極となるワード線WROB, WR1B, WLOB, WL1B, WL2B, …, WL15Bを有し ている。なお、図23(b)の断面図には、読み出し用 トランジスタQREADを構成するポリシリコンゲート電極 531の配線部の断面も露出している。ここで、これら のポリシリコンゲート電極の代わりに、W, Ti, M o, Co等の高融点金属、あるいはWSi2, TiSi 2, MoSi2, CoSi2等の高融点金属のシリサイ ドなどを用いても良い。

【0112】n+ソース/ドレイン領域281, 21と ワード線WROBとで、サブブロック [B] の参照用キ ャパシタ制御トランジスタが形成されている。また、n +ソース/ドレイン領域21,22とワード線WR1B とで、ブロック選択トランジスタQS」が構成されてい る。n+ソース/ドレイン領域22,23とワード線W L O Bとで、記憶用キャパシタ C MOに並列接続された制 御用トランジスタが構成されている。さらに、n+ソー ス/ドレイン領域23.24とワード線WL1Bとで、 記憶用キャパシタCMに並列接続された制御用トランジ スタが、n+ソース/ドレイン領域24,25とワード 線WL2Bとで、記憶用キャパシタCM2に並列接続され た制御用トランジスタが、…、n+ソース/ドレイン領 域26(図示せず)、27とワード線WL15Bとで、 記憶用キャパシタ CM15に並列接続された制御用トラン ジスタが形成されている。またB-B'方向の断面上に 50 34

は露出しない n+ソース/ドレイン領域 3 1, 3 2 とポ リシリコンゲート電極531とで読み出し用トランジス タQREADが形成されている。ワード線WROB, WR1 B, WLOB, WL1B, WL2B, ..., WL15B, ポリシリコンゲート電極531の上には酸化膜(SiO 2膜), PSG膜, BPSG膜, 窒化膜 (Si3N 4膜) 等からなる第1の層間絶縁膜13が形成され、こ の第1の層間絶縁膜13の上に、参照用キャパシタC REFの第4の電極として機能する下部電極66、および 各記憶用キャパシタ CMO, CM1, CM2, CM3, …, C M15の第1の電極もしくは第2の電極として機能する下 部電極 4 2, 4 3, …, 4 4 が形成されている。下部電 極66, 42, 43, …, 44は、第1の層間絶縁膜1 3中に設けられたコンタクトホールを埋め込むように形 成されたコンタクトプラグ83.73,75により、n +ソース/ドレイン領域21,23,25と接続してい る。これらのコンタクトプラグは、ドープポリシリコ ン、高融点金属や高融点金属のシリサイド等で構成すれ ばよい。下部電極66は参照用キャパシタCREFの第3 の電極として機能し、下部電極42は記憶用キャパシタ CMOの第2の電極および記憶用キャパシタ CMIの第1の 電極として機能する。下部電極43は、記憶用キャパシ タCM2の第2の電極および記憶用キャパシタCM3の第1 の電極として機能する。下部電極 4 4 は、記憶用キャパ シタCM14の第2の電極および記憶用キャパシタCM15の 第1の電極として機能する。そして、この下部電極4 2, 43, …, 44の上に、Baリッチ組成のBSTO 薄膜等の強誘電体薄膜 5 1, 5 2, …, 5 3 を形成し、 パターニングすればよい。また、参照用キャパシタC REFの下部電極 6 6 の上には、常誘電体薄膜 5 5 を形成 すればよい。なお、参照用キャパシタCREFの常誘電体 薄膜55を形成すればよい。なお、参照用キャパシタC REF用の常誘電体薄膜を使用することもできる。常誘電 体薄膜55、強誘電体薄膜51,52,…,53が形成 されていない第1の層間絶縁膜13の上には、酸化膜 (SiO2膜)等からなる第2の層間絶縁膜14が形成 され、この第2の層間絶縁膜14の上には、上部電極6 5, 61, 62, …, 63が形成されている。上部電極 65は、参照用キャパシタ CREFの第4の電極として機 能する。上部電極61は、記憶用キャパシタCMOの第 1の電極として機能する。上部電極62は、記憶用キャ パシタCMIの第2の電極および記憶用キャパシタCM2の 第1の電極として機能する。上部電極63は、記憶用キ ャパシタ CM15の第2の電極として機能する。上部電極 65,61,62,…,63は、第1の層間絶縁膜13 および第2の層間絶縁膜14を貫通して設けられたコン タクトホールを埋め込むように形成され、コンタクトプ ラグ82, 72, 74, 77により、n+ソース/ドレ イン領域281,22,24,…,27と接続してい る。これらのコンタクトプラグ82,72,74,77

٠.

は、ドープドポリシリコン、高融点金属や高融点金属の シリサイド等で構成すればよい。さらに、上部電極63 は、第1の層間絶縁膜13および第2の層間絶縁膜14 を貫通して設けられたコンタクトプラグ78を介して、 読み出し用トランジスタQREADのポリシリコンゲート電 極の配線部531と接続している。上部電極65,6 1, 62, …, 63の上には、酸化膜(SiO2膜)等 からなる第3の層間絶縁膜15が形成され、この第3の 層間絶縁膜15の上には、ビット線16が形成されてい る。ビット線16と上部電極65は第3の層間絶縁層1 5を貫通したビット線コンタクトプラグ84により互い に接続されている。ビット線コンタクトプラグ84は、 ドープポリシリコン、高融点金属や高融点金属のシリサ イド等で構成すればよい。図示を省略しているが、さら にピット線16の上には、酸化膜(SiO2膜)、PS G膜,BPSG膜,窒化膜(Si3N4膜),あるいは ポリイミド膜などのパッシベーション膜を形成すること が好ましい。

【0113】図23(a)に示す平面図に対応した断面図である図23(b)に示すような回路構成により、非常に高集積化された不揮発性メモリの動作が確認できた。

【0114】(第3の実施の形態)図24は、本発明の第3実施形態に係る半導体記憶装置の主要部分の回路構成を示し、図25は周辺回路を含めた半導体記憶装置の主要部分を詳細に示す図である。第3実施形態に係る半導体記憶装置においては1対のドライブ線(DLAおよびDLB)に挟まれた1個のブロックが、1個の読み出しトランジスタを中心にして2個のサブブロックに分かれている。

【0115】図24に示すように、本発明の第3実施形 態に係る半導体記憶装置は、直列接続された複数個の記 憶用キャパシタCMO, CM1, CM2, CM3, …, C M15と、この記憶用キャパシタCMO, CM1, CM2, CM3, …, CM15のそれぞれに並列接続された制御用ト ランジスタとからなる記憶セル列(記憶セルチェーン) と、この記憶セルチェーンの端部に位置する記憶用キャ パシタCM15に接続した参照セルと、参照セルに接続し たゲート電極を有する読み出し用トランジスタQ READと、記憶セルチェーンの他方の端部に位置する記憶 用キャパシタCMOに接続された(ブロック選択トランジ スタ)Qsを少なくとも具備したメモリセルブロックを 基本ユニットとして構成している。ここで、「参照セ ル」は、参照用キャパシタCREFと参照用キャパシタ制 御トランジスタとの並列回路からなる。各記憶用キャパ シタCMO, CM1, CM2, CM3, …, CM15は、それぞれ 第1の電極、この第1の電極に対向して配置された第2 の電極、およびこれらの第1、第2の電極に挟まれた強 誘電体薄膜とを少なくとも具備している。

【0116】また、参照用キャパシタCREFは、記憶用

36

キャパシタ CMI5の第1の電極に電気的に結合した第3 の電極、この第3の電極に対向して配置された第4の電 極、およびこれらの第3、第4の電極に挟まれた誘電体 薄膜とを少なくとも具備している。そして、本発明の半 導体記憶装置は、このメモリセルブロックを複数個マト リックス状に配置しているが、FIG.24ではそのう ちサブブロック [A] として 4 つ、サブブロック [B] として4つの計8つのみを示している。2段目のカラム のサププロック「A」のプロック選択トランジスタ Qs、および1段目のカラムのサブブロック [B] のブ ロック選択トランジスタQSは、ビット線BL0に接続 されている。同様に、2段目のカラムのサブブロック [A] のブロック選択トランジスタQs、および2段目 のカラムのサブブロック [B] のブロック選択トランジ スタQSはビット線BL1に接続されている。さらに、 3段目および4段目のカラムの、各2つのブロック選択 トランジスタQSは、それぞれビット線BL2およびビ ット線BL3に接続されている。サブブロック [A] の ブロック選択トランジスタQSの記憶セルに接続されて 20 いない方の主電極はドライブ線DLAに、サブブロック [B] のブロック選択トランジスタQsの記憶セルに接 続されていない方の主電極はドライブ線DLBに接続さ れている。

【0117】サブブロック [A] の記憶用キャパシタC MO, CM1, CM2, …, CM15のそれぞれに並列接続され た制御用トランジスタの各ゲート電極には、ワード線W LOA, WL1A, WL2A, …, WL15Aが接続さ れている。同様にサブブロック [B] の記憶用キャパシ タCMO, CM1, CM2, …, CM15のそれぞれに並列接続 された制御用トランジスタの各ゲート電極には、ワード 線WLOB, WL1B, WL2B, …, WL15Bが接 続されている。サブプロック [A] の参照用キャパシタ 制御トランジスタのゲート電極には、ワード線WRAが 接続され、サブブロック [B] の参照用キャパシタ制御 トランジスタのゲート電極には、ワード線WRBが接続 されている。1段目と3段目のカラムの読み出し用トラ ンジスタQREADBの一方の主電極には、読み出し用電源 線VLが、他方の主電極には読み出し出力線SLAが接 続されている。一方、2段目と4段目のカラムの読み出 し用トランジスタQREADAの一方の主電極には、読み出 し用電源線VLが、他方の主電極には読み出し出力線S LBが接続されている。図24において、記憶用キャパ シタCMO, CM1, CM2, CM3, …, CM15それぞれに並 列接続された制御用トランジスタ、読み出し用トランジ スタQREADA, QREADB、プロック選択トランジスタQ s、および参照用キャパシタ制御トランジスタは、nM OSFETで示されているが、pMOSFETで構成す ることも可能である。

【0118】図26には、本発明の第3実施形態に係る 50 半導体記憶装置の読み出し/書き込みシークエンスを示 す。本発明の第3実施形態に係る半導体記憶装置では、ビット数BLxは特定のカラムに沿ったブロックを選択する役割を行ない、読み出し/書き込み電圧の印加は隣接2本のドライブ線DLAおよびDLBを通じて行なう。なお、反対側に隣接するブロックにも電圧が加わるが、ワード線WRA、もしくはワード線WRBを"0"として、そのブロック内の参照用キャパシタ制御トランジスタを、オフにしておけば問題は生じない。

【0119】また、サブブロック [A] の記憶セルを選択するときはサブブロック [B] の参照用キャパシタを選択し、サブブロック [B] の記憶セルを選択するときはサブブロック [A] の参照用キャパシタを選択する。

【0120】第3実施形態では2本のドライブ線DLAおよびDLBの間に電圧を印加することができるので、 実質的に±Vcの電圧をセルに印加できるという利点がある。その他はほぼ第1実施形態と同様である。

【0121】例えば、図24に示す回路構成において、サブブロック [A] 内のBL1とWL1Aの交点で指定される2段目のカラムの記憶セルCMIを選択するには、ビット線BL1を"1"とし、サブブロック [A] およびサブブロック [B] のブロック選択トランジスタQSを共にオンにする。次に、ワード線WRAを"1"とし、サブブロック [A] の参照用キャパシタCREFを選択する。そして、サブブロック [A] のWL1Aのみを"0"とし、それ以外のWLAのみを"1"とすれば2段目のカラムの記憶セルCMIが選択できる。そして、記憶セルCMIを選択した状態で、2本のドライブ線DLAおよびDLBの間に電圧を印加すれば読み出し出力線SLAに信号を読み出すことができる。

【0122】図27 (a) は、メモリセルブロックを示 30 す平面図で、簡略化のために、図27 (b)のA-A' 面のレベルよりも下層のみを示す。図27(a)におい て、n+ソース/ドレイン領域321,22とポリシリ コンゲート電極331とで、サブブロック [B] のブロ ック選択トランジスタQsが構成されている。n+ソー ス/ドレイン領域321は、ドライブ線との接続部とし て機能する。さらに、n+ソース/ドレイン領域22, 23とポリシリコンゲート電極となるワード線WLOB とで、サブブロック [B] の記憶用キャパシタ Cmoに並 列接続された制御用トランジスタが構成されている。さ らに、n+ソース/ドレイン領域23,24とワード線 WL1Bとで、記憶用キャパシタCmに並列接続された 制御用トランジスタが、n+ソース/ドレイン領域2 4,25とワード線WL2Bとで、記憶用キャパシタC M2に並列接続された制御用トランジスタが、…、 n + ソ ース/ドレイン領域26(図示されず),322とワー ド線WL15Bとで、記憶用キャパシタCM15に並列接 続された制御用トランジスタが形成されている。 n+ソ ース/ドレイン領域23,25には、各記憶用キャパシ タCMO, CM1, CM2, CM3, …, CM15の第1の電極も

38

しくは第2電極として機能する下部電極42,43. …, 4 4 が接続されている。そして、 n+ソース/ドレ イン領域322, 323とワード線WRBとで、参照用 キャパシタ制御トランジスタが形成されている。またn +ソース/ドレイン領域324、325とポリシリコン ゲート電極332とで読み出し用トランジスタQREADが 形成されている。 n+ソース/ドレイン領域325には 読み出し用電源線VLが接続されている。ポリシリコン ゲート電極334は、2段目のカラムの読み出し用キャ 10 パシタ制御トランジスタQREADに対応する。また、ポリ シリコンゲート電極333は、2段目のカラムのブロッ ク選択トランジスタQsに、ポリシリコンゲート電極3 35は、3段目のカラムのブロック選択トランジスタQ sに、ポリシリコンゲート電極337は、4段目のカラ ムのプロック選択トランジスタQSに対応する。なお、 サブブロック [A] についても同様である。

【0123】図27(a)に示すように、1個のサブブロック [B] 内に、それぞれブロック選択トランジスタQS、n 個の記憶用キャパシタC MO, C MI, C M2, C M3, \cdots , C M15およびこれらに並列接続されたn 個の制御用トランジスタ、読み出しトランジスタQB READ、参照用キャパシタC REF、および参照用キャパシタ制御トランジスタが含まれる。記憶セルの寸法は4 F2、ブロックあたりのコンタクト部を含めた記憶セル以外の領域は22 F2であるから、メモリセル1 個当り(4 + 2 2/n)F2になる。第3の実施の形態では強誘電体キャパシタとして20 μ C/c m 2 の残留分極を有するものを使用したため、1 6 個の記憶セルを直列に接続しても安定に動作することが分かった。したがって、1 個当たり5. 4 F2の寸法になった。

【0124】図27(b)は、図27(a)に示すサブブロック[B]の平面図のB-B'方向に沿った断面図である。図27(b)に示すように、本発明の第3実施形態に係る半導体記憶装置は、半導体基板11上にpウェル12を形成し、このpウェル12の表面に、n+ソース/ドレイン領域321,22,23,…,322,323を設けている。そして、pウェル12の表面のゲート酸化膜の上に、ポリシリコンゲート電極331、ワード線WL0B,WL1B,WL2B,…,WL15B、およびポリシリコンゲート電極332を有している。また、n+ソース/ドレイン領域321に接続して、ドライブ線DLBが紙面に垂直方向に伸延している。

【0125】 n+ソース/ドレイン領域321,22とポリシリコンゲート電極331とで、ブロック選択トランジスタQsが構成されている。また、n+ソース/ドレイン領域22,23とワード線WL0Bとで、記憶用キャパシタCMOに並列接続された制御用トランジスタが構成されている。さらに、n+ソース/ドレイン領域23,24とワード線WL1Bとで、記憶用キャパシタC

M1に並列接続された制御用トランジスタが、 n+ソース /ドレイン領域24,25とワード線WL2Bとで、記 憶用キャパシタ CM2に並列接続された制御用トランジス タが、…、n+ソース/ドレイン領域26 (図示せ ず)、322とワード線WL15Bとで、記憶用キャバ シタCM15に並列接続された制御用トランジスタが形成 されている。そして、n+ソース/ドレイン領域32 2,323とワード線WRBとで、参照用キャパシタ制 御トランジスタが形成されている。またB-B'方向の 断面上には露出しないので図示を省略したn+ソース/ ドレイン領域324,325 (図27 (a) 参照) とポ リシリコンゲート電極332とで読み出し用トランジス タQREADが形成されている。ポリシリコンゲート電極3 31、ワード線WLOB, WL1B, WL2B, …, W L15B、WRB、ポリシリコンゲート電極332の上 には酸化膜 (SiO2膜)等からなる第1の層間絶縁膜 13が形成され、この第1の層間絶縁膜13の上に、記 憶用キャパシタCMO, CM1, CM2, CM3, …, CM15の 第1の電極もしくは第2の電極として機能する下部電極 42, 43, …, 44、参照用キャパシタCREFの第4 の電極として機能する下部電極351が形成されてい る。下部電極42,43,…,44,351は、第1の 層間絶縁膜13中に設けられたコンタクトホールを埋め 込むように形成されたコンタクトプラグ73,75,3 42により、n+ソース/ドレイン領域23,25, …, 323と接続している。さらに、下部電極351 は、第1の層間絶縁膜13を貫通して設けられたコンタ クトプラグ343を介して、読み出し用トランジスタQ READのポリシリコンゲート電極332と接続している。 これらのコンタクトプラグは、ドープポリシリコン、高 融点金属や高融点金属のシリサイド等で構成すればよ い。下部電極42は、記憶用キャパシタCMOの第1の電 極および記憶用キャパシタ CM1の第2の電極として機能 する。下部電極43は、記憶用キャパシタCM2の第1の 電極および記憶用キャパシタ CM3の第2の電極として機 能する。…下部電極44は、記憶用キャパシタCM14の 第1の電極および記憶用キャパシタ CM15の第2の電極 として機能する。そして、この下部電極42,43, …, 44の上に、所定の強誘電体薄膜51, 52, …, 53を形成し、パターニングすればよい。また、参照用 キャパシタ CREFの下部電極351の上には、常誘電体 薄膜352を形成すればよい。なお、参照用キャパシタ CREF用の常誘電体薄膜352の代わりに、強誘電体薄 膜を使用することもできる。強誘電体薄膜51,52, …, 53、および常誘電体薄膜352の形成されていな い第1の層間絶縁膜13の上には、酸化膜(SiO 2膜) 等からなる第2の層間絶縁膜14が形成され、こ の第2の層間絶縁膜14の上には、上部電極372,6 2, …, 353が形成されている。上部電極372は、 記憶用キャパシタCMOの第2の電極として機能する。上

部電極62は、記憶用キャパシタCMIの第1の電極およ び記憶用キャパシタ CM2の第2の電極として機能する。 …上部電極353は、記憶用キャパシタCM15の第1の 電極および参照用キャパシタ CREFの第3の電極として 機能する。上部電極372,62,…,353は、第1 の層間絶縁膜13および第2の層間絶縁膜14を貫通し て設けられたコンタクトホールを埋め込むように形成さ れたコンタクトプラグ72, 74, 341により、n+ ソース/ドレイン領域22,24,…,322と接続し ている。これらのコンタクトプラグ72,74,341 は、ドープドポリシリコン、高融点金属や高融点金属の シリサイド等で構成すればよい。さらに、上部電極37 2, 62, …, 353、読み出し出力線SLB、および 読み出し出力線SLAの上には、酸化膜(SiO2膜) 等からなる第3の層間絶縁膜15が形成され、この第3 の層間絶縁膜15の上には、ビット線が形成されてい る。なお、図示を省略しているが、ビット線の上には、 酸化膜(SiO2膜), PSG膜, BPSG膜, 窒化膜 (Si3N4膜), あるいはポリイミド膜などのパッシ ベーション膜を形成することが好ましいことは勿論であ る。主としてサブブロック [B] について説明したがサ ブブロック [A] も同様の構成を有する。このような回 路構成により、非常に高集積化された不揮発性メモリの 動作が確認できた。

【0126】(第4実施例)図28は、本発明の第4の 実施例に係る記憶用強誘電体キャパシタを使用した半導 体記憶装置の主要部分の回路構成を示す図である。図2 8に示すように、本発明の第4実施形態に係る半導体記 憶装置は、直列接続された複数個の選択用MOSトラン 30 ジスタQMO, QM1, QM2, QM3, …, QM15と、これら 選択用トランジスタの共通主電極毎に接続された複数個 の記憶用強誘電体キャパシタ CMO, CM1, CM2, CM3, …, CM15とからなるNAND型記憶セル列と、この記 憶セル列の端部に位置する選択用トランジスタQMOの主 電極に接続した参照用キャパシタCREFと、選択用トラ ンジスタQMOと参照用キャパシタCREFとの接続点であ るストレージノードNsに接続したゲート電極を有する 読み出し用トランジスタQREADと、ストレージノードN sに接続したR/W制御用トランジスタQR/Wを少なく とも具備したメモリセルブロックを基本ユニットとして 構成している。

【0127】各記憶用キャパシタCMO, CMI, CM2, CM3, …, CM15は、それぞれ選択用トランジスタの共通主電極に接続された第1の電極、この第1の電極に対向して設置され、プレート電極に接続された第2の電極、およびこれらの第1、第2の電極に挟まれた強誘電体薄膜とを少なくとも具備している。また、参照用キャパシタCREFは、ストレージノードNsに接続した第3の電極、この第3の電極に対向して設置され、プレート電極PLに接続された第4の電極、およびこれらの第3、第

4の電極に挟まれた誘電体薄膜とを少なくとも具備している。また、R/W制御用トランジスタQR/Mの一方の主電極はストレージノードNsに、他方の主電極はビット線BLに接続されている。

【0128】そしてこのNAND型記憶セル列を複数個マトリックス状に配置しているが、1個の参照用キャパシタCREF、この読み出し用トランジスタQREAD、および制御用トランジスタQRVWを中心として、右にサブブロック [A]、左にサブブロック [B]、の2個のサブブロックに別れている。図28ではそのうちブロック [A]として2つ、サブブロック [B]として2つの計4つのみを示している。

【0129】サブプロック [A] の選択用トランジスタ QMO, QM1, QM2, QM3, …, QM15の各ゲート電極には、ワード線WLOA, WL1A, WL2A, WL3A, …, WL15Aが接続されている。同様に、サブブロック [B] の選択用トランジスタ QMO, QM1, QM2, QM3, …, QM15の各ゲートには、ワード線WLOB, WL1B, WL2B, WL3B, …, WL15Bが接続されている。各メモリセルブロックの読み出し用トランジスタ QREADの一方の主電極には、読み出し用電源線 V Lが、他方の主電極には読み出し出力線 S Lが接続されている。各メモリセルブロックのR/W制御用トランジスタ QR/Wのゲート電極には、R/W制御用トランジスタのワード線 R L が接続されている。

【0130】図29には周辺回路の接続図を示す。サブブロック [A] の各ワード線WLOA, WLIA, WL2A, WL3A, …, WL15Aは、ローデコーダAに、サブブロック [B] の各ワード線WLOB, WL1B, WL2B, WL3B, …, WL15Bは、ローデコーダBに、各ビット線BLO, BL1, …はカラムデコーダに接続されている。

【0131】図28および図29に示す回路構成において、サブブロック [A] 内のBLx (x=0, 1) とW LyA (y=0, 1, 2, ..., 15) の交点で示される所望の記憶セルを選択するには、WLOAからWLyA までのワード線を全て"1 (ハイレベル)"としてQMO からQMyまでの選択用トランジスタをすべてオンに、ワード線WLy+1Aを"0 (ローレベル)"として選択用トランジスタQmy+1をオフにし、電位一定(例えば1/VcC)のプレート線PLに対して、BLxに電位を加えることで達成され。同様に、サブブロック

[B]内のBLx (x=0, 1)とWLyB (y=0, 1, 2, …, 15)の交点で示される所望の記憶セルを選択するには、WLOBからWLyBまでのワード線を全て"1 (ハイレベル)"としてQMのからQMyまでの選択用トランジスタをすべてオンに、ワード線WLy+1Bを"0 (ローレベル)"として選択用トランジスタQmy+1をオフにし、電位一定(例えば1/2 VG)のプレート線PLに対して、BLxに電位を加えることで

達成される。

【0132】図30には、「プリチャージ併用読み出し /直接書き込み方式」を採用した場合の読み出し/書き 込みシークエンスを示す。まず、プリチャージ併用読み 出し方式においては、WLOAからWLyAまで、ない しはWLOBからWLyBまでを選択する前に、R/W 制御用トランジスタQR/Wをオンにし、電位一定のプレート線PLに対して参照用キャパシタCRFに逆電圧を 加えてプリチャージを行なう。その後、R/W制御用トランジスタQR/Wをオフにし、WLOAからWLyAまでないしはWLOBからWLyBまでを選択した後、正 電圧を加えることにより、記憶用キャパシタCMyに実質的に2倍程度の電圧を加えて反転させるものである。

42

【0133】次に、記憶用キャパシタCMyに対する書込みは、まず、R/W制御用トランジスタQR/Wをオンにし、ビット線BLに書き込み電圧を印加し、WLOAからWLyAまでないしはWLOBからWLyBまでを選択することにより、記憶用キャパシタCMyに直接電圧を加えて反転させるものである。

【0134】図31 (a) は、本発明の第4実施形態の平面図で、見やすくするために、図31 (b) に示す断面図におけるA-A'のレベルよりも下層のみを示す。ビット線に接続された1個のブロック内に、16個の記憶セルを持つサブブロックが2個、読み出しトランジスタQREAD、および制御用トランジスタQREAD、および制御用トランジスタQREAD、および制御用トランジスタQREADであるから、メモリセル1個当たり(4+26/32) F^2 になる。本実施形態では強誘電体キャパシタとして20 μ C/cm²の残留分極を持つものを使用したため、32個の記憶セルを直列に接続しても安定に動作することが分かった。したがって、1個当たり4.8 F^2 の寸法になった。

【0135】また、図31(b)は、図31(a)の平面図のB-B'に沿った断面図である。シリコン基盤上に、nMOS型のトランジスタから形成されている。各選択用トランジスタQMO,QM1,QM2,QM3,…,QM15の主電極領域には下部電極LE、上部電極TEおよび強誘電体膜からなるキャパシタCMO,CM1,CM2,CM3,…,CM15が形成されている。また、NANDセルメモリ列の端部の選択用トランジスタQMOのもう1つの主電極上には、同様に参照用キャパシタCREFが形成されている。このような回路構成により、非常に高集積化された不揮発性メモリの動作が確認できた。

【0136】(第5実施形態)図32は、本発明の第5実施形態に係る常誘電体記憶用キャパシタを使用した半導体記憶装置の主要部分の回路構成を示し、図33は周辺回路をも含めた半導体記憶装置の主要部分を詳細に示す図である。図32に示すように、本発明の第5実施形態に係る半導体記憶装置は、直列接続された複数個の選択用MOSトランジスタQMO,QMI,QM2,QM3,…,

QM15と、これら選択用トランジスタの共通主電極毎に接続された複数個の記憶用強誘電体キャパシタCM0, CM1, CM2, CM3, …, CM15とからなるNAND型記憶セル列と、この記憶セル列の端部に位置する選択用トランジスタQM0の主電極に接続した参照用キャパシタCREFと、選択用トランジスタQM0と参照用キャパシタCREFとの接続点であるストレージノードNSに接続したゲート電極を有する読み出し用トランジスタQREADと、ストレージノードNSに接続した2個のR/W制御用トランジスタQR/W1およびQR/W2を少なくとも具備するメモリセルブロックを基本ユニットとして構成している。

【0137】各記憶用キャパシタCMO, CM1, CM2, C M3, …, CM15は、それぞれ選択用トランジスタの共通 主電極に接続された第1の電極、この第1の電極に対向 して設置され、プレート電極に接続された第2の電極、 およびこれらの第1、第2の電極に挟まれた強誘電体薄 膜とを少なくとも具備している。また、参照用キャパシ タ C REFは、ストレージノードNSに接続した第3の電 極、この第3の電極に対向して設置され、ビット線BL に接続された第4の電極、およびこれらの第3、第4の 電極に挟まれた誘電体薄膜とを少なくとも具備してい る。また、第1のR/W制御用トランジスタQR/W1の一 方の主電極はストレージノードNsに、他方の主電極は ビット線BLに接続されている。第2のR/W制御用ト ランジスタQR/W2の一方の主電極はストレージノードN sに、他方の主電極はプレート電極PEに接続されてい る。

【0138】このNAND型記憶セル列を複数個マトリックス状に配置しているが、1個の参照用キャパシタCREF、読み出し用トランジスタQREAD、および2個のR/W制御用トランジスタQR/WlおよびQR/W2を中心として、右にサブブロック [A]、左にサブブロック [B]、の2個のサブブロックに別れている。図32ではそのうちブロック [A]として2つ、サブブロック [B]として2つの計4つのみを示している。

【0139】サブブロック [A] の選択用トランジスタQMO, QMI, QM2, QM3, …, QM15の各ゲート電極には、ワード線WLOA, WL1A, WL2A, WL3A, …, WL15Aが接続されている。同様に、サブブロック [B] の選択用トランジスタQMO, QMI, QM2, QM3, …, QM15の各ゲート電極には、ワード線WLOB, WL1B, WL2B, WL3B, …, WL15Bが接続されている。各メモリセルブロックの読み出し用トランジスタQREADの一方の主電極には、読み出し用電源線VLが、他方の主電極には読み出し出力線SLAまたはSLBが接続されている。各メモリセルブロックの2個のR/W制御用トランジスタQR/W1およびQR/W2のゲート電極には、R/W制御用トランジスタOワード線RL1およびRL2が接続されている。FIG.32において、選択用トランジスタQMO, QM1, QM2,

44

QM3, …, QM15、読み出し用トランジスタQREAD、および2個のR/W制御用トランジスタQR/WIおよびQR/WZは、nMOSFETで示されているが、pMOSFETで構成することも可能である。

【0140】図33には、周辺回路の接続図を示す。サブプロック [A] の各ワード線WLOA, WL1A, WL2A, WL3A, …, WL15Aは、ローデコーダAにサブプロック [B] の各ワード線WLOB, WL1B, WL2B, WL3B, …, WL15BはローデコーダBに、各ビット線BLO, BL1, ……はカラムデコーダに接続されている。

【0141】図32および図33に示す回路構成において、サブブロック [A] 内のBLx (x=0, 1) とWLyA (y=0, 1, 2, ..., 15) の交点で示される所望の記憶セルを選択するには、WLOAからWLyA までのワード線を全て"1 (ハイレベル)"としてQMOからQMyまでの選択用のトランジスタを全てオンに、ワード線WLy+1Aを"0 (ローレベル)"として選択用トランジスタQmy+1をオフにして、電位一定(例えば1/2VG)のプレート線PLに対して、BLxに電位を加えることで達成される。

【0142】図34にはさらに「プリチャージ読み出し /直接書き込み方式」を採用した場合の読み出し/書き 込みシークエンスを示す。すなわち、プリチャージ読み 出し方式においては、WLyAないしWLyBを選択す る前に、第2のR/W制御用トランジスタQR/W2をオン にし、電位一定のプレート線PLに対して参照用キャパ シタCREFおよび選択するセルの手前のWLOAからW Ly-1Aまで、ないしはWLOBからWLy-1Bま 30 でに電圧を加えてプリチャージを行なう。その後、R/ W制御用トランジスタQR/Wをオフにし、WLyAない しWLyBを選択することにより、記憶用キャパシタC Myの電荷を読みだすものである。記憶用キャパシタCMy への書き込みは、まず、第1のR/W制御用トランジス タQR/WIがビット線BLに書き込み電圧を供給するため にオンされて、WLOAからWLy-1Aまで、ないし はWLOBからWLy-1Bまでを選択する。したがっ て、記憶用キャパシタCMyに電圧を直接印加することに より反転させる。

【0143】図35(a)は、本発明の第5実施形態の平面図で、見やすくするために、図35(b)に示す断面図におけるA-A'のレベルよりも下層のみを示す。ビット線に接続された1個のブロック内に、8個の記憶セルを持つサブブロックが2個、読み出しトランジスタQREAD、および2個のR/W制御用のトランジスタQREAD、および2個のR/W制御用のトランジスタQRYIおよびQR/W2が含まれる。記憶セルの寸法は4F2、ブロックあたりの記憶セル以外の領域は22F2であるから、メモリセル1個当たり(4+22/16)F2になる。本実施例では常誘電体キャパシタとして20mF/cm2の容量を持ち、かつ非線形の強いものを使

• .

用したために、16個の記憶セルを直列に接続しても安定に動作することが分かった。したがって、1個当たり5.4F2の寸法になった。

【0144】また、図35(b)は図35(a)の平面図のB-B'に沿った断面図である。シリコン基板上に、nMOS型のトランジスタから形成されている。各選択用トランジスタQMO,QM1,QM2,QM3,…,QM15の主電極領域には下部電極LE、上部電極TEおよび強誘電体膜よりなる記憶用キャパシタCMO,CM1,CM2,CM3,…,CM15が形成されている。また、NANDセルメモリ列の端部の選択用トランジスタQMOのもう1つの主電極上には同様に参照用キャパシタCREFが形成されている。このような回路構成により、非常に高集積化された半導体メモリの動作が確認できた。

【0145】(第6実施形態)図36(a)ないし (d)は、本発明の第6実施形態に係るChain型半 導体記憶装置の工程順模式断面図である。各図におい て、符号1は第1導電型半導体基板、2は第2導電型不 純物拡散層、3は素子間分離絶縁膜、4はゲート酸化 膜、5はワード線、6は単結晶Siエピタキシャル成長 層、7,8,9は絶縁膜、11および15はバリア金 属、12は下部電極、13は誘電体薄膜、14は上部電 極、23は内部配線、24はヴィアプラグである。

【0146】まず、図36(a)においては、既知の工程によりメモリセルのトランジスタ部を形成した後、単結晶Si層6の選択エピタキシャル成長を行ない、化学的機械的研磨(CMP)法により平坦化したところである。このとき、ワード線5の絶縁膜として酸化シリコン膜を用いた。また、Si基板上の電極にRIE工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングの後、そのまま真空中でCVD室に搬送し、1mTorrの圧力のSiH4ガスとドナーとして加えた0.1mTorrのAsH3ガスを使用して750℃で選択エピタキシャル成長を行なった。

【0147】次に、図36(b)に示すように、単結晶 Si層 6 にCMP (Chemical and Mechanical Polishin g) 工程で生じた表面の損傷層を取り除くため、フッ化 水素蒸気を使用したエッチングの後、バリアメタル11 として反応性スパッタ法により600℃でTiNを積層 し、引き続き下部電極12としてスパッタ法により60 0℃でSrTiO3(SROと以降略称する) 膜を積層 し、引き続きBaTiO3(以下、BTOと略記する) 強誘電体薄膜13をスパッタ法により600℃で40n mの厚さに積層し、引き続き上部電極 1 4 としてスパッ タ法により600℃でSrTiO3(SROと以降略称 する)膜を積層し、引き続きバリアメタル15として反 応性スパッタ法により600℃でTiNを積層したとこ ろである。このとき、単結晶Si層6の上には、バリア メタル11、下部電極12、強誘電体薄膜13、上部電 極14の全てがエピタキシャル成長を生じて単結晶にな 46

った。

【0148】次に、図36(c)に示すように、既知のリングラフィーおよびRIE(Reactive Ion Etching)法により、バリアメタル11、下部電極12、強誘電体膜13、上部電極14、バリアメタル15、および単結晶Si層6のパターニングを行った。次に、TEOSを原料ガスとして使用したプラズマCVD法により酸化シリコン絶縁膜7をコンフォーマルに成膜し、異方性エッチングによりキャバシタの絶縁膜側壁を形成した。次に、CVD(Chemical Vapour Deposition)法によりタングステン(W)からなるヴィアプラグ24を埋め込み、バリアメタル15をストッパーとして用いたCMP法により平坦化を行った。

【0149】次に、図36(d)に示すように、スパッタ法によりWからなる内部配線23を形成し、既知のリソグラフィーおよびRIE法により、強誘電体膜13、上部電極14、バリアメタル15、および内部配線23のパターニングを行った。次にTEOSを原料ガスとして使用したプラズマCVD法により酸化シリコン絶縁膜8を埋め込み、内部配線23をストッパーとして用いたCMP法により平坦化を行なった。さらに層間絶縁膜9を作成した。

【0150】このような工程で作成した後、X線回折装置により膜方位を測定したところ、TiNバリア膜、SRO電極膜、BTO誘電体膜すべてが(001)方位にエピタキシャル成長していることが確かめられ、またBTO膜の膜厚方向の格子定数は0.434nmと大きく伸びていた。また、形成した強誘電体薄膜キャパシタの誘電特性を測定したところ、残留分極量として0.42C/m²と大きな値が得られ、強誘電体キャパシタとして機能することが確めることができた。

【0151】(第7実施形態)図37(a)ないし(c)および図38(d)(e)は、本発明の第7実施形態に係るChain型半導体記憶装置の工程順模式断面図である。符号1は第1導電型半導体基板、2は第2導電型不純物拡散層、5はワード線、6は単結晶Siエピタキシャル成長層、7,8,9,10は絶縁膜、11は下部バリア金属膜、12は下部電極、13は誘電体薄膜、14は上部電極、15は上部バリア金属膜、20はプレート電極、21は単結晶Si成長用ノード、22はキャパシタのコンタクト部、23は内部配線である。

【0152】まず、図37(a)に示すように、第1導電型のSi(100)基板1の表面に深さ0.1μm程度の第2導電型の不純物拡散層からなるプレート電極20を形成した後、下部バリア金属層11として膜厚10nmの(Ti, Al)N、下部電極12として膜厚20nmのSROを、基板温度600℃でRFあるいはDCスパッタ法により大気中に出さずに連続してエピタキシャル成長した。次に、リングラフィーおよびRIEなどによるエッチングにより基板1に達するまでパターニン

グを行ない、素子間分離絶縁膜3をTEOSガスを原料としたプラズマCVD法等により埋め込み、下部電極をストッパとしてCMP法などにより平坦化した。次に、下部電極表面の平坦化により生じた損傷層をウェットエッチングなどにより取り除いた後、誘電体膜13として厚さ20nmのBaTiO3薄膜、上部電極14として厚さ20nmのSRO膜、さらに上部バリア金属層15として膜厚10nmの(Ti, A1)Nを、基板温度600℃でREあるいはDCスパッタ法により大気中に出さずに連続してエピタキシャル成長し、さらに、第1の絶縁膜7をTEOSガスを原料としたプラズマCVD法等により形成した。

【0153】次に、図37 (b)に示すように、単結晶Si成長用ノード21をリングラフィーおよびRIEなどによるエッチングにより形成した。次に第2の絶縁膜7を残して、異方性RIEにより第2の絶縁膜8を除去することにより、単結晶Si成長用ノードの側壁部分により残した。次に、第1の損傷層を取り除くため、フッ化水素蒸気を使用した。の損傷層を取り除くため、フッ化水素蒸気を使用した。カードングの後、そのまま真空中でCVD室に搬送し、1mTorrのAsH3ガスを使用して750℃で、単結晶Si成長用ノード21から選択エピタキシャル成長により単結晶Si層6を形成した。次に、第1の絶縁膜7を停止層とし、CMP法(化学的機械的研磨法)により平坦化した。

【0154】次に、図37 (c)に示すように、フォトリソグラフィー法とRIE法などのプラズマエッチングを用いてキャパシタのパターニングを行なって上部電グのコンタクトホール26を形成し、さらにフォトグをのフィー法とRIE法などのプラズマエッチングを印なって上部である。大きをアルングを行なって上部である。次に第1の絶縁膜9を除去することにより、側壁部分の絶縁膜をセルフアラインにより残した。次にCVD法によりタングステン(W)からなるヴィアプラグ24および25を埋め込み、第1の絶縁膜7をストッパとして用いたCMP法により平坦化を行った。

【0155】次に、図38(d)に示すように、公知のプロセスを使用して、不純物拡散層2、ゲート酸化膜(図示せず)、ワード線5からなるトランジスタを形成した。

【0156】次に、図38(e)に示すように、例えば N+型不純物を含んだポリSi膜を約200nm程度の 膜厚で堆積し、フォトリングラフィー法とRIE法など のプラズマエッチングを用いてパターニングを行なって ヴィアプラグ24ないし25とトランジスタの主電極を接続する内部配線23を形成した。

48

【0157】このような工程により、強誘電体膜を使用したキャパシタとトランジスタからなるChain型メモリセルを作成することができ、FRAMとしての動作が確認された。

【0158】(第8実施形態)次に、本発明の第8実施形態に係る半導体記憶装置について、図39(a)ないし(c)および図40(d)(e)に示す工程順模式断面図を用いて説明する。各図において、符号1は第1導電型半導体基板、2は第2導電型不純物拡散層、3は素子間分離絶縁層、4はゲート酸化膜、5はワード線、6は単結晶Siエピタキシャル成長層、7,8は絶縁膜、11および15はバリア金属、12は下部電極、13は誘電体薄膜、14は上部電極、20はプレート電極、30はコンタクトプラグ、31は第1の貼り合せ層、32は第2のSi(100)基板、33は貼り合せ層である。

【0159】まず、図39 (a) に示すように、第1の Si(100)基板1に、公知のプロセスを使用して、 不純物拡散層 2、ゲート酸化膜 4、ワード線 5 からなる トランジスタや、素子間分離絶縁膜3、およびキャパシ タとのコンタクトプラグ30を形成し、化学的機械的研 磨(CMP)等の方法により平坦化した。次に、表面に 第1の貼り合せ層31としてA1膜を全面に形成した。 【0160】次に、図39(b)に示すように、第2の Si(100)基板32に、下部バリア金属層11とし て膜厚10nm (Ti, Al) N、下部電極12として 膜厚20nmのSrRuO3、誘電体膜13としてBa のモル分率70%で厚さ20nmのBSTO薄膜、上部 電極14として厚さ20nmのSrRuO3膜、さらに 上部バリア金属層15として膜厚10nmの(Ti, A 1) Nを、基板温度600℃でRFあるいはDCスパッ 夕法により大気中に出さずに連続してエピタキシャル成 長した。次に、表面に第2の貼り合せ層33としてA1 膜を全面に形成した。

【0162】次に、図40 (d) に示すように、貼り合わせた第2の基板を裏面からCMP等により研磨してキャパシタ層およびSi層を0.2μm程度残した。その後、第1の基板により位置合せを行ない、各メモリセル毎にキャパシタをパターニングした。この際のエッチング条件として、酸化物層をエッチング停止層として使用すると良い。次に絶縁膜7をコンフォーマルに形成した。次に異方性RIEにより絶縁膜7を除去することにより、キャパシタ側壁部分の絶縁膜をセルフアラインに

より残した。次に、例えばN+型不純物を含んだポリSi膜を約200nm程度の膜厚で埋め込み、Si層32をストッパとして用いたCMP法により平坦化を行ない、ヴィアプラグ24を形成した。

【0163】次に、図30(e)に示すように、スパッタ法によりTiNからなる内部配線23を形成し、既知のリングラフィーおよびRIE法により、強誘電体膜13、上部電極14、バリアメタル15、および内部配線23のパターニングを行なった。次に、TEOSを原料ガスとして使用したプラズマCVD法により酸化シリコン絶縁膜8を埋め込み、内部配線23をストッパとして用いたCMP法により平坦化を行ない、さらに、層間絶縁膜9を作成した。

【0164】このような工程により、強誘電体膜を使用したキャパシタとトランジスタからなるメモリセルを歩留まり良く作成することができ、FRAMとしての動作が確認された。

【0165】 (第9実施形態) 図41 (a) ないし

(c)は、本発明の第9実施形態に係る半導体記憶装置におけるNAND型セルの工程順模式断面図である。各図において、符号1は第1導電型半導体基板、2は第2導電型不純物拡散層、3は素子間分離絶縁膜、4はゲート酸化膜、5はワード線、6は単結晶Siエピタキシャル成長層、7,8,9は絶縁膜、11および14はバリア金属、12は下部電極、13は誘電体薄膜、14は上部電極、20はプレート電極である。

【0166】図41(a)は、既知の工程によりメモリセルのトランジスタ部を形成した後、単結晶Si層6の選択エピタキシャル成長を行ない、化学的機械的研磨(CMP)法により平坦化したところである。このとき、ワード線5の絶縁膜として酸化シリコン膜を用いた。また、Si基板上の電極にRIE工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングの後、そのまま真空中でCVD室に搬送し、1mTorrの圧力のSiH4ガスとドナーとして加えた0.1mTorrのAsH3ガスを使用して750℃で選択エピタキシャル成長を行った。

【0167】次に、図41(b)に示すように、単結晶 Si層6にCMP工程で生じた表面の損傷層を取り除くため、フッ化水素蒸気を使用したエッチングの後、バリ 7メタル11として反応性スパッタ法により600℃で TiNを積層し、引き続き下部電極12としてスパッタ法により600℃でSrTiO3(SROと以降略称する)膜を積層し、引き続きBaTiO3(BTOと以降略称する)強誘電体薄膜13をスパッタ法により600℃で40nmの厚さに積層し、引き続き上部電極14としてスパッタ法により600℃でSrTiO3(以下、SROと略記する)膜を積層し、引き続きバリアメタル15として反応性スパッタ法により600℃でTiNを積層したところである。このとき、単結晶Si層6の上 50

50

には、バリアメタル11、下部電極12、強誘電体薄膜13、上部電極14の全てがエピタキシャル成長を生じて単結晶になったが、ワード線5の絶縁膜の上には全て多結晶として成長した。

【0168】次に、図41(c)に示すように、既知のリソグラフィーおよびRIE法により、バリアメタル11、下部電極12、強誘電体膜13、上部電極14、バリアメタル15、および単結晶Si層6のパターニングを行った。このとき絶縁膜をストッパーとして使用したプラズマCVD法により酸化シリコン絶縁膜7を埋め込み、バリアメタル15をストッパーとして用いたCMP法により平坦化を行なった。その後スパッタ法によりプレート電極20としてTiNを積層し、さらに層間絶縁膜8を作成した。

【0169】このような工程で作成した後、X線回折装置により膜方位を測定したところ、TiNバリア膜、SRO電極膜、BTO誘電体膜すべてが(001)方位にエピタキシャル成長していることが確かめられ、またBTO膜の膜厚方向の格子定数は0.434nmと大きく伸びていた。また、形成した強誘電体薄膜キャパシタの誘電特性を測定したところ、残留分極量として0.42C/m²と大きな値が得られ、強誘電体キャパシタとして機能することが確かめられた。

【0170】(第10実施形態)図42(a)ないし(c)および図43(d)ないし(f)は、本発明の第10実施形態に係る半導体記憶装置におけるNAND型セルの工程順模式断面図である。記憶用キャパシタとして、常誘電体キャパシタを作成した。各図において、符号1は第1導電型半導体基板、2は第2導電型不純物拡散層、5はワード線、6は単結晶Siエピタキシャル成長層、7,8,9,10は絶縁膜、11は下部バリア金属、12は下部電極、13は誘電体薄膜、14は上部電極、15は上部バリア金属膜、20はプレート電極、21は単結晶Si成長用ノード、22はキャパシタのコンタクト部、23は内部配線である。

【0171】まず、図42(a)に示すように、第1導電型のSi(100)基板1の表面に深さ0.1μm程度の第2導電型の不純物拡散層からなるプレート電極20を形成した後、下部バリア金属層11として膜厚10nmの(Ti, Al)N、下部電極12として膜厚20nmのSRO、誘電体膜13として厚さ20nmの(Ba0.2Sro.8)TiO3薄膜、上部電極14として厚さ20nmのSRO膜、さらに上部バリア金属層15として膜厚10nmの(Ti, Al)Nを、基板温度600℃でRFあるいはDCスパッタ法により大気中に出さずに連続してエピタキシャル成長し、さらに第1の絶縁膜7をTEOSガスを原料としたプラズマCVD法等により形成した。

【0172】次に、図42(b)に示すように、単結晶

Si成長用ノード21をリソグラフィーおよびRIEなどによるエッチングにより形成した。次に第2の絶縁膜8をコンフォーマルに形成した。

【0173】次に、図42(c)に示すように、第1の 絶縁膜7を残して、異方性RIEにより第2の絶縁膜8 を除去することにより、単結晶Si成長用ノードの側壁 部分にも絶縁膜をセルフアラインにより残した。次に、 Si表面の損傷層を取り除くため、フッ化水素蒸を使 用したエッチングの後、そのまま真空中でCVD室に搬 送し、1mTorrの圧力のSiH4ガスとドナーとし て加えた0.1mTorrのAsH3ガスを使用して7 50℃で、単結晶Si成長用ノード21から選択エピタ キシャル成長により単結晶Si層6を形成した。次に絶 線膜を停止層とし、CMP法(化学的機械的研磨法)に より平坦化した。

【0174】次に、図43 (d)に示すように、フォトリソグラフィー法とRIE法などのプラズマエッチングを用いてキャパシタのパターニングを行ない、絶縁膜を埋込み、CMPにより平坦化してキャパシタ分離用絶縁膜9を形成した。

【0175】次に、図43(e)に示すように、公知のプロセスを使用して、不純物拡散層2、ゲート酸化膜(図示せず)、ワード線5からなるトランジスタを形成した。

【0176】次に、図43 (f)に示すように、フォトリングラフィー法とRIE法などのプラズマエッチングを用いて、キャパシタのコンタクト部22を開孔した。このときのエッチング条件として、上部バリア金属層15ないし上部電極14のいずれかをストッパーとして用いて選択的にストップさせると良い。次に、全面に例えばN+型不純物を含んだポリSi膜を約200nm程度の膜厚で堆積し、全面をCMPおよびRIEなどの方法でエッチングすることによりコンタクト部22とトランジスタの主電極を接続する内部配線23を形成した。さらに層間絶縁膜10を形成した。

【0177】このような工程により、強誘電体膜を使用したキャパシタとトランジスタからなるNAND型メモリセルを作成することができ、NAND型FRAMとしての動作が確認された。

【0178】(第11実施形態)本発明の第11実施形態に係る半導体記憶装置について、工程順模式断面図である図44(a)-(c)および図45(d)(e)を用いて説明する。符号1は第1導電型半導体基板、2は第2導電型不純物拡散層、3は素子間分離絶縁層、4はゲート酸化膜、5はワード線、6は単結晶Siエピタキシャル成長層、7,8は絶縁膜、11および14はバリア金属、12は下部電極、13は誘電体薄膜、14は上部電極、20はプレート電極、30はコンタクトプラグ、31は第1の貼り合せ層、32は第2のSi(100)基板、33は第2の貼り合せ層である。

52

【0179】まず、図44(a)に示すように、第1の Si(100)基板1に、公知のプロセスを使用して、 不純物拡散層 2、ゲート酸化膜 4、ワード線 5 からなる トランジスタや、素子間分離絶縁膜3、およびキャパシ タとのコンタクトプラグ30を形成し、化学的機械的研 磨(CMP)等の方法により平坦化した。次に、表面に 第1の貼り合せ層31としてA1膜を全面に形成した。 【0180】次に、図44(b)に示すように、第2の Si(100)基板32に、下部バリア金属層11とし て膜厚10nm (Ti, Al) N、下部電極12として 膜厚20nmのSrRuO3、誘電体膜13としてBa のモル分率70%で厚さ20nmのBSTO薄膜、上部 電極14として厚さ20nmのSrRuO3膜、さらに 上部バリア金属層15として膜厚10nmの(Ti, A 1) Nを、基板温度600℃でRFあるいはDCスパッ 夕法により大気中に出さずに連続してエピタキシャル成 長した。次に、表面に第2の貼り合せ層33としてA1 膜を全面に形成した。

【0181】次に、図44(c)に示すように、第1の 貼り合せ層と第2の貼り合せ層を、真空度3×10-8 Torr以上の超高真空中でArガスのスパッタリング により表面に生成された酸化層を除去してAlの新生面 を出し、そのまま大気中に晒さずに第1の貼り合せ層と 第2の貼り合せ層を突き合わせて、400℃で30分間 加圧して接合した。

【0182】次に、図45 (d)に示すように、貼り合わせた第2の基盤を裏面からCMP等により研磨してキャパシタ層およびSi層を0.2μm程度残した。その後、第1の基板により位置合せを行ない、各メモリセルごとにキャパシタをパターニングした。この際のエッチング条件として、酸化物層をエッチング停止層として使用すると良い。さらにTEOSガスを原料としたプラズマCVD法により絶縁膜7を埋め込んだ後、再びCMP法等により平坦化した。

【0183】最後に、図45 (e) に示すように、プレート電極20としてTi/TiN/A1層を形成した後、絶縁層8を被せた。

【0184】このような工程により、強誘電体膜を使用したキャパシタとトランジスタからなるメモリセルを歩留まり良く作成することができ、FRAMとしての動作が確認された。

【0185】(第12実施形態)図46(a)(b)および図47(c)(d)は、本発明の第12実施形態に係るNAND型セルの工程順模式断面図である。1は第1導電型半導体基板、2は第2導電型不純物拡散層、3は素子間分離絶縁層、4はゲート酸化膜、5はワード線、6は単結晶Si層、7,8,9は絶縁膜、11は第1のバリア金属、12は第1の電極、13は誘電体薄膜、14は第2の電極、15は第2のバリア金属層、20はプレート電極、30はコンタクトプラグ、31は第

1の貼り合せ層、32は第2のSi(100)基板、3 3は第2の貼り合せ層である。

【0186】まず、図46 (a)に示すように、第1導電型のSi(100)基板1の第1の表面に、第1のバリア金属11として膜厚10nmの(Ti, Al)N膜、第1の電極12として膜厚20nmのSRO、強誘電体膜13としてBaのモル分率70%で厚さ20nmのSRO膜、第2の電極14として厚さ20nmのSRO膜、第2のバリア金属層15として膜厚10nmのTiN膜を、それぞれRFあるいはDCスパッタ法により基板温度600℃でエピタキシャル成長させた。さらに、プレート電極20として室温で200nmのTiN膜を形成した。次に第1の貼り合せ用絶縁膜31としてBPSGを例えば500nm程度成膜した後、例えばCMP法などにより平坦化した。

【0187】次に、第2のSi基板32を用意し、表面に第2の貼り合せ層33としてBPSG層を作成した平坦化した。次に、第1の貼り合せ用絶縁膜31と第2の貼り合せ層33を突き合わせて接着した。接着には、公知の方法、例えば900℃程度の熱処理により行った。

【0188】次に、図46(b)に示すように、第1のSi基板1の第2の表面から研磨していくものとして、図示説明を控える。セル領域周辺の研磨停止層などを利用して、例えば10nm程度の厚さの薄膜シリコン層を形成する。この他のスマートカット等の接着、研磨によるSOIの形成方法を用いても良い。

【0189】次に、通常のフォトリングラフィー法とRIE法などのプラズマエッチングを用いて、素子分離のための溝を開口した。このときのエッチング条件として、キャパシタの誘電膜13をストッパーとして用いて選択的に停止させると良い。次に、埋め込み絶縁膜7を成膜し、CMPにより平坦化した。さらに、RIEなどにより埋め込み絶縁膜7を選択的に浅くエッチングした後、第2導電型の単結晶シリコン層6を形成し、再び平坦化したるこのときの単結晶シリコン層の形成方法として、アモルファスシリコン層をコンフォーマルに形成した後にRTPなどの熱処理により側壁部分より結晶化して単結晶とする方法、選択成長CVD法などにより単結晶シリコンを選択的に埋め込む方法などが挙げられる。

【0190】次に、図47 (c)に示すように、素子間 40 を分離するための第2の溝をリングラフィーおよびRI Eなどによるエッチングにより形成した。このとき、キャパシタの誘電膜5をエッチング停止層として使用すると良い。次に、埋め込み絶縁膜8を成膜し、CMPなどにより平坦化した。

【0191】最後に、図47(d)に示すように、公知のプロセスを使用して、第2導電型の不純物拡散層2、ゲート酸化膜4、ワード線5からなるトランジスタや、層間絶縁膜9を形成した。

【0192】このような工程により、強誘電体膜を使用

54

したキャパシタとトランジスタからなるメモリセルを歩留まり良く作成することができ、FRAMとしての動作が確認された。

【0193】(その他の実施の形態)上記のように、本発明は第1ないし第12実施形態によって記載したが、この開示の一部である説明および図面がこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替的な実施形態、実施例および運用技術が明らかとなろう。

【0194】既に述べた第1ないし第12実施形態の説明においては、pウェル中にnMOSFETを形成したが、p基板中にnMOSFETを形成してもよい。また、nMOSFETの代わりに、pMOSFETを用いて構成しても良い。pMOSFETを用いる場合は、図18、図22あるいは図26に示した読み出し/書き込みシークエンスは、適宜極性を反転すればよい。

【0195】また、既に述べた第1ないし第123実施 形態に係る半導体記憶装置をSOI基板上に形成しても よいことは勿論である。さらに、図27(b)におい て、ビット線は、B-B'方向の断面上には露出しない ので図示を省略したが、ビット線が、B-B'方向の断 面上に露出するような平面レイアウトでも良いことは勿 論である。逆に、図19(b)および図23(b)にお いて、断面上にビット線が露出しないような平面レイア ウトを採用することも可能である。

【0196】このように、本発明はここでは記載されていない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲にかかる発明と指定事項によってのみ限定されるものである。

【0197】以上詳述した実施形態によれば、最小寸法 fによるスケーリングが可能となり小さなメモリセル構 成を有した半導体記憶素子が提供できる。特に、本発明 の上記実施形態によれば、強誘電体分極の安定な保持が 可能であり、しかも超高集積化した半導体記憶素子が提 供できる。また、本発明によれば、製造プロセスが容易 な超高集積化した半導体記憶素子の実現が可能になり、 工業的価値は極めて大きい。

[0198]

【発明の効果】以上詳述したように本発明によれば、最初寸法fによるスケーリングが可能となり、小さなメモリセル構成を有した半導体記憶素子を提供できる。また、プロセスが容易であるにも拘わらず、小さなメモリセルを溝成することができ、強誘電体分極の安定な保持や、スケーリングが可能になるという特徴を有する超高集積化した半導体記憶素子の実現が可能になり、本発明の工業的価値は極めて大きい。

【図面の簡単な説明】

【図1】本発明の基本的な構成を説明するためのメモリ 50 セルの等価回路図。 【図2】本発明の半導体記憶装置の (a) 記憶"1"、

(b) 記憶 "0" における読み出し動作をそれぞれ説明 する模式図。

【図3】本発明の半導体記憶装置の(a)記憶"1"、

(b) 記憶 "0" における読み出し/書き込み動作をそれぞれ説明する模式図。

【図4】参照用キャパシタ CREFが強誘電体薄膜の場合の本発明のメモリセルの等価回路図。

【図5】図4の回路の直列電圧印加の読み出し動作による(a)記憶"1"、(b)記憶"0"の読み出し動作をそれぞれ説明する模式図。

【図 6】参照用強誘電体キャパシタのプリチャージモードにおける(a)記憶"1"、(b)記憶"0"の読み出し動作をそれぞれ示す模式図。

【図7】本発明のそれぞれ基本的な構成 (a) (b)

(c)を説明するためのメモリセルの等価回路図。

【図8】本発明の半導体記憶装置をより高集積化するための具体的な構成(a)(b)をそれぞれ示す回路図。

【図9】参照用キャパシタCREFが強誘電体薄膜により 形成された場合の高集積化に適した本発明の具体的な構 20 成(a)(b)をそれぞれ示す回路図。

【図10】スケーラブルNAND-FRAMによる本発明の基本構成を説明するためのメモリセルの等価回路図。

【図11】非対称な強誘電体ヒステリシスを持つ強誘電体キャパシタの分極状態(a)(b)をそれぞれ説明する模式図。

【図12】図10の回路において、常誘電体キャパシタを使用した場合の基本的な構成を説明するためのメモリセルの等価回路図。

【図13】常誘電体キャパシタを使用した場合の読み出し動作(a)(b)をそれぞれ説明する模式図。

【図14】非線形な容量特性を持つ常誘電体キャパシタ の分極状態を説明する模式図。

【図15】本発明の幾つかの回路構成 (a) ないし

(d)を説明するためのメモリセルのそれぞれ等価回路 図。

【図16】本発明の第1実施形態に係る半導体記憶装置の主要部の回路構成図。

【図17】第1実施形態に係る半導体記憶装置の周辺回 40 路を含む主要部の回路構成図。

【図18】第1実施形態に係る半導体記憶装置の読み出し/書き込みシークエンスを示すタイミング図。

【図19】第1実施形態に係る半導体記憶装置の (a) 平面図および (b) 断面図。

【図20】本発明の第2実施形態に係る半導体記憶装置の主要部の回路構成図。

【図21】第2実施形態に係る半導体記憶装置の周辺回路を含む主要部の回路構成図。

【図22】第2の実施の形態に係る半導体記憶装置の読 50

56

み出し/書き込みシークエンスを示すタイミング図。

【図23】第2実施形態に係る半導体記憶装置の (a) 平面図および (b) 断面図。

【図24】本発明の第3実施形態に係る半導体記憶装置の主要部の回路構成図。

【図25】第3実施形態に係る半導体記憶装置の周辺回路を含む主要部の回路構成図。

【図26】第3実施形態に係る半導体記憶装置の読み出し/書き込みシークエンスを示すタイミング図。

【図27】第3実施形態に係る半導体記憶装置の (a) 平面図および (b) 断面図。

【図28】本発明の第4実施形態に係る半導体記憶装置 の主要部の回路構成図。

【図29】第4実施形態に係る半導体記憶装置の周辺回路を含む主要部の回路構成図。

【図30】第4実施形態に係る半導体記憶装置の読み出し/書き込みシークエンスを示すタイミング図。

【図31】第4実施形態に係る半導体記憶装置の (a) 平面図および (b) 断面図。

【図32】本発明の第5実施形態に係る半導体記憶装置 の主要部の回路構成図。

【図33】第5実施形態に係る半導体記憶装置の周辺回路を含む主要部の回路構成図。

【図34】第5実施形態に係る半導体記憶装置の読み出し/書き込みシークエンスを示すタイミング図。

【図35】第5実施形態に係る半導体記憶装置の (a) 平面図および (b) 断面図。

【図36】本発明の第6実施形態に係る半導体記憶装置のメモリセルの(a)-(d)工程順模式断面図。

【図37】本発明の第7実施形態に係る半導体記憶装置のメモリセルの(a)-(c)工程順模式断面図。

【図38】第7実施形態における図37の続きの工程(d)(e)を示す断面図。

【図39】本発明の第8実施形態に係る半導体記憶装置のメモリセルの(a)-(c)工程順模式断面図。

【図40】第7実施形態における図39の続きの工程(d)(e)を示す断面図。

【図41】本発明の第9実施形態に係る半導体記憶装置のメモリセルの(a)-(c)工程順模式断面図。

【図42】本発明の第10実施形態に係る半導体記憶装置のメモリセルの(a)-(c)工程順模式断面図。

【図43】第10実施形態における図42の続きの工程(d)-(f)を示す断面図。

【図44】本発明の第11実施形態に係る半導体記憶装置のメモリセルの(a)-(c)工程順模式断面図。

【図45】第11実施形態における図44の続きの工程(d)(e)を示す断面図。


【図46】本発明の第12実施形態に係る半導体記憶装置のメモリセルの工程(a)(b)順模式断面図。


【図47】第12実施形態における図46の続きの工程

10


58 **57** . (d) (e) を示す断面図。 * Q READ 読み出し用トランジスタ QMO~QMN 選択用MOSトランジスタ 【符号の説明】 制御用トランジスタ Qс CMO~CMN 記憶用キャパシタ ブロック選択トランジスタ Qs C REF 参照用キャパシタ 【図7】 【図1】 【図2】 記憶*1*の読み出し動作 制御用 トランジスタ Qc 記憶用 参照用 キャパシタCREF キャパシタCM (a) Vg1 CREF V ●照用 一〇A 記憶用 VLO--osl キャパシタ キャパシタ CREF CM OLOREND WLO 読み出し用 トランジスタ (a) BL 記憶"0"の読み出し動作 CREF 【図4】 (b) 配铸用 VL O-キャパシタCM <u>v</u> 创鲜用 トランジスタ Oc JWLO BL O PL BO 参照用 (c) 参照用 記憶用 キャバシタ キャパシタ CREF キャパシタ CREF CREF O Q_{READ} 銃み出し用 トランジスタ (p) VLO LOSL 【図8】 チェーン型FeRAMのメモリセルブロック


,WL0 _IWL1 JWL2 IWL3 BS







【図3】







【図6】





【図5】





[図9]

PLOWLO WL1 WL2 WL3 BS

CREF CM1 CM2 CM3

(a)


PLOC2 WLD WL1 WL2 WL3 BS

PLOC2 CMC CM1 CM2 CM3


(b)

【図10】

NAND型FeRAMの基本メモリセルブロック





【図11】



【図12】


記憶用常饋電体キャパシタを使用したときのメモリブロック







【図13】


【図14】









記憶*0*の読み出し動作




【図15】


R/W**M存**用 トランジスタ RL (a) 参照用 ら キャパシタ PE OreAD 読み出し用 トランジスタ PE 配住用 キャパシタ








【図18】




【図16】


ブロック [A]




【図17】




【図19】



[図20]




【図21】




[図22]


【図26】




【図23】




【図24】



【図25】




【図27】




【図28】 【図36】 サブブロック [8] サブブロック [A] 記憶セル 疑出用 Tr R/W制御用 参照用 Tr Cap. 記憶セル (a) ... WL154 — BL1 WL158 --- WL39 WL28 WL18 WLD8 QREAD (c) 23 SLB . W. SLA 玩出線 電源 設出線 (d)


【図29】




【図30】




[図31]




【図32】




【図33】





[図34]




【図35】











【図47】





フロントページの続き

(51) Int. Cl. 7

識別記号

F I

テーマコード(参考)

H 0 1 L 21/8247 29/788 29/792